博客搜索:
以下是关于标签 fsm 的列表
  • 2

  • FSM状态的描述.(Verilog).(FSM) 2008-8-24 16:49:48

    一. 方法 1. 直接使用整数码描述... reg [1:0] moore_state; always @ (moore_state) begin case (moore_state) 0: ...; 1: ...; 2: ...; ... endcase end ... 2. 利用parameter声明 ... input a; reg [1:0] mealy_state; parameter S0 = 0; parameter S1 = 1; p…

    博客:2006tx_yafeng | 类别:CPLD/FPGA | 评论:1

  • 0

  • VHDL编程之FSM(有限状态机) 2008-8-11 10:29:20

    数字系统一般可分为控制单元和数据通道,数据通道通常由组合逻辑和逻辑电路构成,而控制单元通常由时序逻辑电路构成.控制单元的每一个控制态可以看作一种状态,而状态之间的转换条件指…

    博客:craftor | 类别:CPLD/FPGA | 评论:0

  • 3

  • FSM的安全选项——“安全”意味着什么? 2008-1-29 14:19:58

    Quartus II中的Safe State Machine编译选项对FSM在FPGA中的实现方式有很大影响。 riple 这一影响在RTL视图中不可见。 riple 这一选项是否引入了“Booby Trap”电路?观察Technology Map视图,可以…

    博客:riple | 类别:CPLD/FPGA | 评论:3

  • 1

  • FSM的状态编码——还是托付给综合工具吧 2008-1-29 13:41:41

    在Quartus II的Assignment Editor里可以指定任意一个FSM的状态编码方式;在编译报告里可以看到FSM的最终状态编码。即使选用User-Encoded的方式,也有可能状态寄存器的个别位的逻辑会发…

    博客:riple | 类别:CPLD/FPGA | 评论:0

  • 1

  • FSM的时序优化——输入逻辑预计算和流水化 2008-1-29 13:13:07

    1. 跨时钟域同步。对于FPGA的异步输入信号,这是必须的,对于FSM更是如此。因为没有跨时钟域信号的前级驱动时钟特性信息,所以需要在同步器前设置时序约束:false_path。 riple 2. 复杂…

    博客:riple | 类别:CPLD/FPGA | 评论:0

  • 1

  • 关于状态机的疑惑 2007-12-2 18:19:12

    FSM方面相关的东西学的似懂不懂的,特别是关于如何用FSM得到布尔关系式,最终得到一个电路设计图的过程.得抓紧一下了.个人感情方面: 对不住文文了.

    博客:scuay | 类别:自由话题 | 评论:0

  • 1

  • FSM的时序优化——输出逻辑同步和响应速度 2007-11-18 20:36:34

    一、“x段式”描述的由来。 riple 考虑了时序优化的FSM的描述由两部分组成:状态寄存器及其更新逻辑和输出寄存器及其更新逻辑。如果把寄存器和更新逻辑分开描述,一个FSM可以最多采用…

    博客:riple | 类别:CPLD/FPGA | 评论:1

  • 0

  • FSM的几种“口味” 2007-10-21 13:51:18

    FSM是什么?FSM就是Finite(有限) State(状态) 机(Machine)的缩写。(之所以中英文混写,是为了强调学懂FSM的原理是根本,刻意去采用“几段式”的写法并不重要) riple FSM的“口味”…

    博客:riple | 类别:CPLD/FPGA | 评论:6

总共 回帖, 当前 /

“2009我的工程师社区”是EDN对所有注册用户展开的一次大型社区活动,参与就有大奖等你分享!      我要参加>>

TI高性能模拟网站: 德州仪器(TI)于12月1日起以子网站形式在EDN网站建立,并在建立初期举办了系列有奖活动:
模拟器件技术应用博客大赛-赢取现金和TI模拟产品评估模块。
模拟器件技术小组-专家坐阵参与TI模拟产品相关技术交流。

ADI公司技术论坛: 训练有素的技术团队坐镇,每月更有丰富的ADI奖品,还有纪念品和ADI放大器样品免费赠送。数量有限,先到先得!

Silicon Labs博客大赛: Silicon Labs模拟博客大赛进入冲刺阶段,希望大家把握机会,共同赢取7000元现金大奖。

CPLD/TCP设计进阶: CPLD设计进阶活动火热进行中,EDN提供免费PCB,专家坐阵答疑助你一臂之力成为设计牛人!还有助学小组等你加入交流喔!

优秀的品牌源于完善的质量保证体系

在CEATEC JAPAN 2008(日本高新科技联展)期间,本刊记者参观了村田制作所(muRata)位于京都的村田野洲事业所,给记者印象最深的是该事业所为保证公司生产出的每…

理解FPGA的时序要求

80后在校大学生完成电子设计全过程(TINA7opa4131 opa228 TL082)

FPGA学习前阶段总结

闲置管脚引发的血案