EDN China > 设计实例 > 模拟设计 > 接口器件 > 正文
  2016博客大赛-不限主题,寻找电子导师,大奖升级  

(多图) JESD204B转换器内确定性延迟解密

Ian Beavers   ADI公司特约技术专家   2014年05月28日    收藏0
[摘要提示] 对于需要一系列同步模数转换器(ADC)的高速信号采样和处理应用,转换器具有去相位偏移和匹配延迟变化的能力至关重要。围绕该特性展开的系统设计极为关键,因为从模拟采样点到处理模块之间的任何延迟失配都会使性能下降。对于交织处理而言,样本对齐同样必需,其中,一个转换器样本超前另一个样本一小部分时钟周期。JESD204B第三代高速串行转换器接口的一......
请登录或注册网站阅读全文>>
上一页12345下一页

        


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
     

JESD204B  ADC  FPGA 

 
相关文章
我来评论
美国的游客
美国的游客     (您将以游客身份发表,请登录 | 注册)
 
有问题请反馈