ZZ:分辨率与精度的区别

最近做了一块板子，当然考虑到元器件的选型了，由于指标中要求精度比较高，所以对于AD的选型很慎重。

很多人对于精度和分辨率的概念不清楚，这里我做一下总结，希望大家不要混淆。

我们搞电子开发的，经常跟“精度”与“分辨率”打交道，这个问题不是三言两语能搞得清楚的，在这里只作抛砖引玉了。

简单点说，“精度”是用来描述物理量的准确程度的，而“分辨率”是用来描述刻度划分的。从定义上看，这两个量应该是风马牛不相及的。（是不是有朋友感到愕然^_^）。很多卖传感器的JS就是利用这一点来糊弄人的了。简单做个比喻：有这么一把常见的塑料尺（中学生用的那种），它的量程是10厘米，上面有100个刻度，最小能读出1毫米的有效值。那么我们就说这把尺子的分辨率是1毫米，或者量程的1%；而它的实际精度就不得而知了（算是0.1毫米吧）。当我们用火来烤一下它，并且把它拉长一段，然后再考察一下它。我们不难发现，它还有有100个刻度，它的“分辨率”还是1毫米，跟原来一样！然而，您还会认为它的精度还是原来的0.1毫米么？（这个例子是引用网上的，个人觉得比喻的很形象！）

回到电子技术上，我们考察一个常用的数字温度传感器：AD7416。供应商只是大肆宣扬它有10位的AD，分辨率是1/1024。那么，很多人就会这么欣喜：哇塞，如果测量温度0-100摄氏度，100/1024……约等于0.098摄氏度！这么高的精度，足够用了。但是我们去浏览一下AD7416的数据手册，居然发现里面赫然写着：测量精度0.25摄氏度！所以说分辨率跟精度完全是两回事，在这个温度传感器里，只要你愿意，你甚至可以用一个14位的AD，获得1/16384的分辨率，但是测量值的精度还是0.25摄氏度^_^

所以很多朋友一谈到精度，马上就和分辨率联系起来了，包括有些项目负责人，只会在那里说：这个系统精度要求很高啊，你们AD的位数至少要多少多少啊……

其实，仔细浏览一下AD的数据手册，会发现跟精度有关的有两个很重要的指标：DNL和INL。似乎知道这两个指标的朋友并不多，所以在这里很有必要解释一下。

DNL：Differencial NonLiner——微分非线性度

INL：Interger NonLiner——积分非线性度（精度主要用这个值来表示）

他表示了ADC器件在所有的数值点上对应的模拟值，和真实值之间误差最大的那一点的误差值。也就是，输出数值偏离线性最大的距离。单位是LSB（即最低位所表示的量）。

当然，像有的AD如△—∑系列的AD，也用Linearity error 来表示精度。

为什么有的AD很贵，就是因为INL很低。分辨率同为12bit的两个ADC，一个INL＝±3LSB，而一个做到了±1.5LSB，那么他们的价格可能相差一倍。

所以在这里帮大家把这两个概念理一下，以后大家就可以理直气壮的说精度和分辨率了，而不是将精度理解为分辨率。呵呵，希望对大家有用！^_^

系统分类: 测试测量   |    用户分类:    |    来源: 转贴

SAS Disk的热插拔保护电路理解

      最近做的一个项目涉及到多个SAS（SATA）Disk插入到背板的应用，为了cost down，不让用hotswap的IC，后来用了下面的电路，效果不错。

PWR_PRECHARGE_12V_DRIVE和PWR_PRECHARGE_5V_DRIVE分别接到SAS Disk的precharge管脚上。

我的分析是：硬盘对于我们来说是一个大的电容，MOS管一直处于ON->OFF->ON........过程，直到对Disk充电充满，这个时间间隔远远小于由于Disk的precharge 与主电源的管脚的不一样长引起的接触时间间隔短。后来为了证明我们的推论，直接用了一个大的电容，去掉上面的电路，发现也是可行的，但是这个电容大概要用330uf，所以在背板上是没辙了。我还在想能不能直接把上面的MOS管去掉，哪位高人指点指点？或者帮忙分析分析电路的工作原理。

系统分类: 模拟技术   |    用户分类:    |    来源: 原创

再来一篇

刚刚转了一篇，结果只能看到标题，再试试看。

系统分类: 自由话题   |    用户分类:    |    来源: 原创

开博了，特转文一篇：同步和异步复位

异同步复位的优缺点比较：

同步复位：(Synchronous Reset)是指复位信号有一个或者多个“参考”信号。参考信号一般是时钟信号的上升，下降沿。

verilog描述如下：

always @(posedge/ negedge CLK)

begin

if(RST/!RST)

......

else

....

end

异步复位：（Asynchronous Reset）是指复位信号没有任何信号作为参考信号，其可以在任何时候进行复位。

verilog描述如下：

always @(posedge CLK or posedge RST)

begin

if (RST)

....

else

.....

end

优缺点比较：

同步优点：

1）同步复位便于仿真器仿真。

2）同步复位可以保证电路为同步电路，便于系统的时许分析，同时综合出来的fmax比异步的高。

3）因为他只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的毛刺。

缺点：

1：复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位任务。同时还要考虑，诸如：clk skew,组合逻辑路径延时,复位延时等因素。

2：由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会耗费较多的逻辑资源。

异步优点：

1：大多数目标器件库的dff都有异步复位端口，因此采用异步复位可以节省资源。

2：设计相对简单。

3：异步复位信号识别方便，而且可以很方便的使用FPGA IC的全局复位端口GSR。

缺点：

1：在复位信号释放(release)的时候容易出现问题。具体就是说：倘若复位释放时恰恰在时钟有效沿附近，就很容易使寄存器输出出现亚稳态，从而导致亚稳态。

2：复位信号容易受到毛刺的影响。

现在一般采用：异步复位，同步释放，而且复位信号低电平有效。

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 转贴