EDN首页   博客首页

最新日志

发表于:2007-11-22 16:30:41
标签:song  

0

好歌

推荐几首歌给大家,很好听。

1、Ne-Yo 美国歌手  so-sick,非常好听

试听网址:http://www.mtvtop.net/music/239/239664.htm

2、Mr. Children 启程之歌 ---日本当红电影“恋空”的主题曲

试听网址:http://www.youtube.com/watch?v=W8-1tOeR1tM

大家都喜欢什么歌?也推荐一些好听的。

 

 

系统分类: 自由话题   |    用户分类:    |    来源: 原创

评论(0) | 阅读(434)
发表于:2007-11-21 15:27:08
标签:无标签

1

VLSI设计随笔(2)

VLSI设计随笔(2

 

 

3SoC中时钟和复位的设计

这一段太忙,心情也有一点烦躁,一直没有写新的内容。今天有点时间,加上一些。

 

SoC的设计中,时钟和复位必须单独考虑,需要画出系统中复位和时钟的结构图。一般需要遵循以下几个原则:

1)、复位模块和时钟模块单独设计,不要和其他的模块混合一起。

2)、复位信号要和时钟同步

3)、不同的时钟之间也要考虑同步问题

4)、时钟模块一般不要用RTL设计,直接用Gate来设计。

 

首先说复位信号,复位有异步复位和同步复位两种,但是从用户的角度看,应该采用异步复位。因为供给到SoC的复位信号一般是由RC电路或专用的复位芯片(例如MAX811)提供的。和时钟不同步。所以在SoC中要考虑复位和时钟的同步。其实说根本,就是控制复位信号的release。否则无法保证SoC中的所有FF的初始状态。例如FF可能在时钟的上升沿前刚刚完成复位,也可能在上升沿后完成复位,很容易出现各种错误。

 

典型的解决方法如图:rst_sync.jpg

 

波形图如下:

点击看大图

系统分类: ARM   |    用户分类:    |    来源: 原创

评论(0) | 阅读(573)
发表于:2007-10-30 17:06:00
标签:无标签

1

VLSI设计随笔(1)

VLSI设计随笔(1)

 

1、CVS

M是个招人喜欢的美国佬,他特别喜欢炫耀他的设计,当然也与愿意把它的东西无私的给你,前提是你对他表达了你的兴趣和赞美。和M合作的几年,从他那里学到了很多。

那是刚刚开始合作的时候,M问我使用过CVS嘛,我说没有,当时国内的设计人员用CVS管理项目的还很少。M告诉我做project,用CVS会很方便,从此我开始使用CVS。也在我以后干的几个项目中都用上了。

 

2、设计不难

M是工程师的头,设计做得少,主要是做验证。他的话是,设计简单,验证才难。也许是为了突出他工作的重要性。估计硅谷的工程师都认为自己是最优秀的,做的工作最有价值。

不过如果单从工作量来比,验证的确要艰难一些,验证占的比重要大的多。做数字ICproject中,比较合理的人员比例是214。也就是2个逻辑设计人员,1个物理设计人员,4个验证人员。而且有这样的看法,就是设计和验证最好不是同一个人。这样更好发现bug.

M那里还是学到了很多验证的方法,如何做directed test;如何做random test;如何计算故障覆盖率;如何做STA,如何使用AHB master, APB master,如何使用Verification IP,如何加Scan chain,如何加BIST

其实说设计不难,并不是轻视设计,而是说设计的主要任务是实现spec和功能,所以从某种角度说,设计者最需要掌握的是产品的应用和功能。简单的例子,你不懂UART的原理,你verilog再熟也设计不出来,还是要去学习UART的协议是怎么回事。当然电路设计方面的技巧还是有很多的。例如:如何同步不同的clock domain,如何复位,如何设计FSM,怎样设计能降低功耗等等。

 

3、SoC中时钟和复位的设计

 

系统分类: ARM   |    用户分类:    |    来源: 原创

评论(0) | 阅读(855)
发表于:2007-10-29 16:34:29
标签:ATE  

0

集成电路测试(1)

集成电路测试(1)

 

1、ATE的印象。

大学毕业的第一个工作,就是做集成电路测试。第一次进入集成电路生产线,第一次接触到轰轰乱叫得ATE,所以ATE留在我记忆中的印象一直是一个巨大的噪音源。

单位的ATE是从国外进口的,据说花了几百万美金,而且当时是对中国禁运的。后来单位负责维修ATE的人跳槽了,没人敢碰这个机器。当时我也是初生牛犊不怕虎,把几本原理图、说明书彻底读了一遍,基本都消化了,才发现其实测试系统并没有那么复杂。以后测试系统出现什么故障,我们都能自己解决了,找到出现故障的器件为止。也是从此开始做了几年测试部门的主管。对测试有了一些感性的认识。不过我一直觉得测试其实技术含量不高,这也是我后来开始从事VLSI设计的原因。但是毕竟近10年的积累,还是对测试技术有一点了解。但是这些年技术还是进步了很多,我的那点知识估计也有点过时了,很想和大家交流交流,提高提高。

 

2、ATE概述

Ø         ATE的含义:

ATEAuto Test Equipment的简称,主要是来测试集成电路的功能和交直流参数的。一般都可以和proberHandler相连,这样就可以分别测试wafer或者封装好的package了。ATE有很多的种类,我接触过的主要是测试数字类的测试系统,也使用过模拟电路的测试系统,但说实在话,不太明白。

Ø         ATE的指标:

ATE基本都是进口的,也有国产的,但是很简单,只能测试功能和简单的交直流参数。ATE重要的指标主要包括测试通道数量(可以测试多少管脚),测试频率,测试码存储容量,还有就是测试精度(时间、电流、电压)。

Ø         主要厂家:

比较有名的ATE厂家有Teradyne(泰瑞达),Agilent(安捷伦),Advantest(爱德万), SchlumbergerCredence,横河电机等。这其中,我使用过后3家的测试系统。

Ø         数字类ATE种类:(模拟类ATE不太了解)

根据所测VLSI的种类的不同,一般分为:

SoC test system-----------测试各种类型数字电路

Memory Test System----专门测试存储器

也有一些简单的测试系统,主要目的是为了分析故障,这样的测试系统很多不能直接连接探针台或机械手。

 

(准备写的内容)

3、测试系统的构成

4、测试程序的编制

5、DFT技术

6、存储器的测试技术

7、FPGA的测试技术

8、HardCopy方法

 

 

 

系统分类: 测试测量   |    用户分类:    |    来源: 原创

评论(0) | 阅读(911)
发表于:2007-10-29 8:55:55
标签:无标签

0

SOPC的趋势

SOPC的现状与趋势

最近一直在研究SOPC的技和走。可以SOPC是一个融合体:融合了SOCFPGA的技,同也在ASIC和可程器件之找到一个折衷点。可以未来很难预测。几家主要的可程器件厂商都相推出了自己的SOPC品,可以各有特点。

围绕SOPC有很多可以学和借的地方。以下自己的一点体会。很多拙并不正确,希望能抛引玉。

1SOPC

我想SOPC中一个重要的部件是CPU,因没有个大,也就不上SOPC了。围绕CPU,各个厂家各出其招。

首先是核的方案,Altera成功推出Nios和Nios II(参http://baike.baidu.com/view/604405.htm),在Cyclone等系列上得到了广泛的用;Xilinx也不甘落后,推出了MicroBlaze,新的系列品都支持CPU。SOPC中使用核的好不言而和普通SOC中使用软核有异曲同工之处。一方面给使用者带给了设计上的灵活性,同时升级到其他系列产品也很方便;几款软核还可以嵌入RTOSNios还给提供了自定命令的功能。可以说软核的使用加快了FPGA市场的普及。

正是因为看到这个市场,CPU云人物ARM也不甘落后,也和Actel一起推出了Cortex-M1,也准FPGA个市上大身手。本人比看重Cortex-M1ARM的市占有率是一个主要的原因。Cortx-M1ARM以前的产品有兼容性,因为很多嵌入式系使用的是ARM7ARM9这样在系候,投入的成本会小得多。个偏向也是因我一直使用ARM开发它比熟悉。

下面简单介绍各个软核的特点:

       XilinxMicroBlaze

感觉和ARM7比较接近,32bit RISC3级流水线,哈佛结构。采用IBM的总线构造CoreConnect,感觉没有太特殊的地方。开发工具为ISE.(很想知道它占用FPGA的情况)