水货和行货

点击此处查看原文 >>

系统分类: 消费电子   |    用户分类:    |    来源: 转贴

让心休息一下

第一题：
)Ps @-]/`GuestEDA中国门户网站iz \:p*K)f9]X6\!W
　　一只小狗带了足够多的水和食物到沙漠旅行(没有天敌等危害)，结果在第EDA中国门户网站~S8G2kp!e@
　　二天就被发现已经死了，请问是什么原因？
6GTN"oq]L+|AGuestEDA中国门户网站:O't ^1NY`*AY
　　答案：想尿尿却找不到电线杆，结果憋死了(我答的是被太阳晒死了---错)。EDA中国门户网站b[9asM:Em
EDA中国门户网站&n&tf,vms h wB3^
第二题：
sek&Y3z4\dqGuestEDA中国门户网站%\k,Q#}(\U5l
g
　　另一只小狗带了足够多的水和食物到沙漠旅行，当然，它很幸运，找到了电线杆，但也被憋死了，请问是什么原因？EDA中国门户网站n9pc#wkKb
EDA中国门户网站P ~B*jZxj
　　答案：虽然找到了电线杆，但电线杆是倒着的(我答的还是被太阳晒死了，还是错)。EDA中国门户网站Z(d5^q2sy:?B@

6MLU
s{y*D0Xw2HGuest第三题：EDA中国门户网站a~S vi0r"_I

T6wp8]H&? D&zGuest　　另一只小狗带了足够多的水和食物到沙漠旅行，它找到了电线杆，电线杆也是竖着的，但还是被憋死了，什么原因？EDA中国门户网站z4yc8[ RJ)b B'l

zT/H#O]e*{{
S ^%@Guest　　答案：有一只小狗站在电线杆那里收尿尿费，但是可怜的家伙没带钱，结果憋死了(我答的还是被太阳晒死了，当然还是错)。EDA中国门户网站1~L.dIf}

6{/m4BF,A#`6yY(_Guest    第四题：EDA中国门户网站 eq$q7Z4kE3JY/Fd
EDA中国门户网站J"~ TETb|2U
　　另一只小狗带了足够多的水和食物到沙漠旅行，它找到了电线杆，电线杆也是竖着的，自己也带了足够交费的钱，但最后依然被憋死了，什么原因？
?`V;?`GuestEDA中国门户网站)FiP2Q p,GY
　　答案：前面有许多小狗在排队尿尿，由于队伍太长，没轮到它就憋死了(我答的还是被太阳晒死了)。
s9j+L;r8A Rr]!RGuest
UQ)bTX1FSGuest第五题：
n
YBn @%WmGuest
^)L?DNRGuest　　另一只小狗带了足够多的水和食物到沙漠旅行，它找到了电线杆，电线杆也是竖着，自己也带了足够交费的钱，前面也没有小狗排队，但也没有逃脱被憋死的命运，什么原因？
C/WT4Fq
T(ZFGuestEDA中国门户网站-\W[
C&Q)j J
　　这道题留做家庭作业了，列位看官不妨试着回答一下。
I?$?#FJJ^GuestEDA中国门户网站hT8X x7G
     ......
/w%s4eR#bGuest     .......EDA中国门户网站oIYf"K+O2n0\ P1Yw
     ........
FS [+` U l kGuestEDA中国门户网站nri)a[y;u#D&e
    这篇邮件发出去之后，收到大家热烈答复，顺便汇总一下：
[1}DHGudGuest    被太阳晒死了（※××……％％￥％……）

bt$O6dNt j&?GuestEDA中国门户网站(zDb,@z
　　小狗只带了百元大钞，但收尿尿钱的小狗找不开零，可怜的小狗被活活憋死了！EDA中国门户网站:Z.c
OGV8t4_
EDA中国门户网站D0}9j:EQ1sC
     第六次：EDA中国门户网站It3Si7t[?.q`0RJH
EDA中国门户网站'AScFmP#?(|"V
　　小狗这次带了大量零钱、整钱、外汇前往电线杆处管理人员却告知为了和国际接轨，现在改成刷卡消费，现金一律不收小狗忍着腹中剧痛，重新排队要求办理一张“千次尿尿卡”，结果管理人员告知必须持身份证才能办卡小狗心道：怕你不成，我早有准备，掏出身份证管理人员收费敲章核对拍照签字输密码打收据一切手续停当后告知：三周之后取卡......EDA中国门户网站{ sR?ofU

.@6fk H5M6FpGuest　　第七次：
(d3iu5o0ye%~M8ku)wGuestEDA中国门户网站4F-[M;y1~{.PU6tH
　　三周后，小狗终于办好了“千次尿尿卡”，兴冲冲的跑到电线杆子处，管理人员告知：”为了应对市场需求的飞速发展和信息自动化建设的要求，今天“尿尿收费系统”进行系统全面升级，暂停刷卡一天”
.T^%S2S%N&L:\ aGuestEDA中国门户网站 MM*}9[*U3J0R!cA0]
　　小狗昏倒！
-[*Yz#qL1x ZGuestEDA中国门户网站8]z(|`6N
　　第八次：
*B1xuwj g UGuestEDA中国门户网站 ULzP'HKO3g`
　　终于升级完毕，小狗又来到电线杆处，发现铁将军把门，门上贴着封条，原来由于在沙漠中竖电线杆收费有利可图，沙漠中短期内出现了太多嘘嘘收费站，而民营企业“徐徐公司”又采用违规手段侵占沙漠种植用地，同时用仅有的6根电线杆做抵押，向银行贷了100多根电线杆,为抑制经济过热膨胀和低水平重复建设，政府重拳出击，查封了徐徐公司下的所有已经建成和在建的嘘嘘收费站，并对收费站这一行业紧急喊停。EDA中国门户网站%Q$V2W[FT8O5j5D8m

c+|;OUjR _/LGuest　　小狗完了....EDA中国门户网站:IYL2zV2z yP

点击此处查看原文 >>

系统分类: 自由话题   |    用户分类:    |    来源: 转贴

[转]基本触发器

一、触发器的概念

复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？

门电路：在某一时刻的输出信号完全取决于该时刻的输入信号，没有记忆作用。

触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。

触发器有三个基本特性：

（ 1 ）有两个稳态，可分别表示二进制数码 0 和 1 ，无外触发时可维持稳态；

（ 2 ）外触发下，两个稳态可相互转换（称翻转）， 已转换的稳定状态可长期保持下来，这就使得触

发器能够记忆二进制信息，常用作二进制存储单元。

4.2 触发器的基本形式

4.2.1 基本 RS 触发器

一、由与非门组成的基本 RS 触发器

1 ．电路结构

电路组成：两个与非门输入和输出交叉耦合（反馈延时）。

如图 4.2.1 （ a ）所示。逻辑符号：图（ b ）所示。

2 ．逻辑功能

复习：与非门的逻辑功能？

工作原理。（边分析边列特性表。以下文字不写板书。）

　表 4.2.1 与非门组成的基本 RS 触发器的特性表

为何要用同步触发器？

基本 RS 触发器的触发方式： 端的输入信号直接控制。（电平直接触发）

在实际工作中，要求触发器按一定的节拍翻转。

措施：加入时钟控制端 CP ，触发器的状态翻转按 CP 节拍。

同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲 CP 控制的触发器。

CP ：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。

同步：因为触发器状态的改变与时钟脉冲同步。

同步触发器的翻转时刻：受 CP 控制

触发器翻转到何种状态：由输入信号决定

一、同步 RS 触发器

1 ．电路结构

基本 RS 触发器 + 两个钟控门 G 3 、 G 4 ，如图 4.2.3 （ a ）所示。逻辑符号：图（ b ）所示。

钟控端（ CP 端）：时钟脉冲输入端。

2 ．逻辑功能

工作原理。（边分析边列特性表。以下文字不写板书。）

当 CP ＝ 0 时， G 3 、 G 4 被封锁，都输出 1 ，触发器的状态保持不变，当CP=1时,G 3 ,G 4 解除封锁.

二、同步 D 触发器

1 ．电路结构

为了避免同步 RS 触发器出现 R="S"=1 的情况，可在 R 和 S 之间接入非门 G5 ，如图 4.2.6（ a ）所示。

逻辑符号：图 4.2.6 （ b ）所示。

4.2.3 主从触发器

1 ．主从触发器与边沿触发器同样可以克服空翻。

2 ．结构：主从结构。内部有相对称的主触发器和从触发器。

3 ．触发方式：主从式。 主、从两个触发器分别工作在 CP 两个不同的时区内。

总体效果上与边沿触发方式相同。

状态更新的时刻只发生在 CP 信号的上升沿或下降沿。

4 ．优点： 在 CP 的每个周期内触发器的状态只可能变化一次， 能提高触发器的工作可靠性。

主从触发器是在同步 RS 触发器的基础上发展出来的。

各种逻辑功能的触发器都有主从触发方式的，即：

主从 RS 触发器、主从 JK 触发器、主从 D 触发器、

主从 T 触发器、主从 T′ 触发器。

一 主从 RS 触发器

（一）、电路结构

由两个同步 RS 触发器串联组成的，上面的为 从触发器 、下面的为 主触发器 。

G 门的作用是将 CP 反相为 ，使主、从两个触发器分别工作在两个不同的时区内。

（二）、逻辑功能

1 ．当 CP ＝ 1 时， ＝ 0 ，从触发器被封锁，保持原状态不变。

主触发器工作，接收 R 、 S 信号，主触发器的状态按 RS 逻辑功能更新。
2 ．当 CP 由 1↓0 时，即 CP ＝ 0 、 ＝ 1 。主触发器被封锁，不受 R 、 S 端输入信号

的控制，且保持原状态不变。从触发器跟随主触发器的状态翻转。

图 4.2.7　　主从 RS触发器的逻辑图和逻辑符号(a)逻辑图 (b)逻辑符号

二 主从 JK 触发器

（一）、电路结构

逻辑符号中 “┐” ：表示主从触发输出。

（二）、逻辑功能

（ CP 下降沿到来有效）

（ a ）描述方法：逻辑符号、特性表、驱动表、特性方程

(1) 逻辑符号

加小圆圈：表示下降沿有效触发

不加小圆圈：表示上升沿有效触发

图中 “┐” 表示主从触发输出。

(2) 特性表

4.2.4  边沿 JK 触发器

一、电路结构

逻辑符号中 “cp ” 表示边沿触发输入。

加小圆圈：表示下降沿有效触发

不加小圆圈：表示上升沿有效触发

图４.２.８　TTL边沿触发器的逻辑图和逻辑符号

(a)逻辑图 (b)逻辑符号

二、逻辑功能

§ 4-3 触发器逻辑功能的描述

触发器的逻辑功能描述：

特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图）、触发器的分类：

根据 逻辑功能不同： RS 触发器、 D 触发器、 JK 触发器、 T 触发器和T′触发器等。

触发方式不同：电平触发器、边沿触发器和主从触发器等。

电路结构不同：基本 RS 触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。

一 RS 触发器

1. 表 4.3.1 同步 RS 触发器的特性表

2 ．驱动表

表 4.3.2 同步 RS 触发器的驱动表

3 ．特性方程

图 4.3.1

4 ．状态转换图

触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（ R 、 S ）提出的要求。

根据驱动表可画出状态转换图。

圆圈：触发器的稳定状态

箭头：在 CP 作用下状态转换的情况

标注的 R 、 S 值：触发器状态转换的条件。

二 .JK 触发器

1.JK 触发器的驱动表

　　　　　　　　　　　图４.３.２

三 . D 触发器

根据特性表可得到在 CP ＝ 1 时的同步 D 触发器的驱动表。

同步 D 触发器的驱动表

四、 JK 触发器构成的 T 触发器和 T′ 触发器

T 触发器：具有保持和翻转功能的触发器。

T′ 触发器：只具有翻转功能的触发器。

1 ． JK 触发器 →T 触发器

令 JK 触发器的 J="K"=T

　T 触发器特性方程

本章小结

一、触发器 就是具有这种记忆能力的基本单元电路，触发器按逻辑功能可分为 R-S 触发器，

D 触发器、 J-K 触发器及T 触发器。

二、各触发器的特点 ：

1 ．基本 R-S 触发器 ：由与非门组成，用负脉冲触发；由或非门组成，用正脉冲触发。

2 ．时钟 R-S 触发器、时钟 D 触发器 等同步触发器只有当触发信号出现时，触发器才动作，

　　至于触发器输出为何种状态仍由触发器输入端的状态决定；用电平触发。

3 ． TTL 主从 R-S 触发器和主从 J-K 触发器 中的主触发器和从触发器都为同步 R-S 触发器，

　　它们分别工作在时钟脉冲CP 的不同时区内，常用负脉冲触发。

4 ． TTL 边沿触发器 有维持阻塞 D 触发器和边沿 J-K 触发器，前者常用 CP 上升沿触发，

　　后者常用 CP 下降沿触发。

三、各类触发器的功能：

1 ． R-S 触发器：具有置 0 、置 1 、保持功能。

2 ． D 触发器：具有置 0 、置 1 功能。

3 ． J-K 触发器：具有置 0 、置 1 、保持、翻转功能。

4 ． T 触发器：具有保持、翻转功能。

5 ． T/ 触发器：具有翻转功能。

四、 描写触发器逻辑功能的方法

主要有特性表、特性方程、驱动表、状态转换图和波形图 ( 又称时序图 ) 等。

五、 不同功能的时钟触发器之间可以相互转换

点击此处查看原文 >>

系统分类: 嵌入式   |    用户分类:    |    来源: 转贴

中国半导体行业协会06年十大半导体企业统计结果

为全面总结2006年国内各有关半导体企业所取得的成绩，依据参加全国半导体行业统计企业的上报数据，中国半导体行业协会分别排出2006年度国内10大集成电路设计企业、10大集成电路与分立器件制造企业以及10大封装测试企业，其结果如下： 排名 企 业 名 称 06年销售额（亿元）

    一、10大电路设计企业 集成电路设计企业

    1 炬力集成电路设计有限公司 13.46

    2 中国华大集成电路设计集团有限公司*(包含北京中电华大电子设计公司等) 12.00

    3 北京中星微电子有限公司 10.13

    4 大唐微电子技术有限公司 9.19

    5 深圳海思半导体有限公司 9.04

    6 无锡华润矽科微电子有限公司 8.43(E)

     7 杭州士兰微电子股份有限公司 8.20(E)

    8 上海华虹集成电路有限公司 6.57

    9 北京清华同方微电子有限公司 5.06

    10 展讯通信（上海）有限公司 3.32

    二、10大集成电路与分立器件制造企业

    1 中芯国际集成电路制造有限公司 113.50

    2 上海华虹（集团）有限公司 39.62

    3 华润微电子（控股）有限公司 38.46

    4 无锡海力士意法半导体有限公司 23.86(E)

    5 和舰科技（苏州）有限公司 23.50

    6 首钢日电电子有限公司 18.54

    7 上海先进半导体制造有限公司 13.52(E)

    8 台积电（上海）有限公司 12.87

    9 上海宏力半导体制造有限公司 12.22

    10 吉林华微电子股份有限公司 6.92

    三、10大封装测试企业

    1 飞思卡尔半导体（中国）有限公司 108.46

    2 奇梦达科技（苏州）有限公司 68.95

    3 威讯联合半导体（北京）有限公司 43.83

    4 深圳赛意法半导体有限公司 35.00

    5 江苏新潮科技集团有限公司 31.54

    6 上海松下半导体有限公司 31.35

    7 英特尔产品（上海）有限公司 26.07(E)

    8 南通富士通微电子有限公司 21.79

    9 星科金朋（上海）有限公司 17.18

    10 乐山无线电股份有限公司 16.10 注：E为预估值

//大家不要拍砖，我只是看到了，转过来而已，呵呵

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 转贴

IC 专业术语

//真的很搞，本来以为离开学校后再也不会考试了，呵呵，但是到公司后还是不断的参加考试，下周更惨，一周就考三次，哈哈。没办法，有些东西还得准备，专业术语也考，早就忘光了。

ASIC:  Application Specific Integrated Circuit.  专用IC

CPLD:  Complex Programmable Logic Device.  复杂可编程逻辑器件

EDA:   Electronic Design Automation.    电子设计自动化

FPGA:  Field Programmable Gate Array.  现场可编程 门阵列

GAL:   Generic Array Logic.                 通用阵列逻辑

HDL:   Hardware Description Language.    硬件描述语言

IP:     Intelligent Property.          智能模块

PAL:   Programmable Array Logic.   可编程阵列逻辑

RTL:   Register Transfer Level.   寄存器传输级描述）

SOC:   System On a Chip.                片上系统

SLIC:   System Level IC.                   系统级IC

VHDL:  Very high speed integrated circuit Hardware Description Language.     超高速集成电路硬件描述语言

A
　　ASIC（专用集成电路）
　　Application-Specific Integrated Circuit. A piece of custom-designed hardware
　　 in a chip.专用集成电路。一个在一个芯片上定制设计的硬件。
　　CISC（复杂指令集计算机）
　　Complex Instruction Set Computer. Describes the architecture of a processor family. CISC processors generally feature variable-length instructions, multiple addressing formats, and contain only a small number of general-purpose 　　registers. Intel"s 80x86 family is the quintessential example of CISC. Contrast with RISC.
　　 复杂指令集计算机。对一种处理器架构的描述。CISC处理器一般产生变长的指令，多种地址格式，并且仅仅有少量的通用寄存器。Intel的80x86家族是是典型的CISC处理器。相对于RISC而言。
　　CPU（中央处理器）
　　Central Processing Unit. The part of a processor that executes instructions.
　　中央处理器。处理器中执行指令的那一部分。
　　DMA（直接内存访问）
　　Direct Memory Access. A technique for transferring data directly between two peripherals (usually memory and an I/O device) with only minimal intervention by the processor. DMA transfers are managed by a third peripheral called a DMA controller.
　　直接内存访问。一种直接在两个外设（通常是内存和I/O设备）之间进行数据传输的技术，它只要处理器最少的介入。DMA传输由叫DMA控制器的第三方外设进行管理。
　　DRAM（动态随机访问存储器）
　　Dynamic Random-Access Memory. A type of RAM that maintains its contents only as long as the data stored in the device is refreshed at regular intervals.
　　 The refresh cycles are usually performed by a peripheral called a DRAM controller.
　　动态随机访问存储器。一种RAM，存储在其设备中的数据被定期刷新时才能保存它的内容。刷新周期一般由一个叫DRAM控制器的外设完成。
　　Deadlock（死锁）
　　An unwanted software situation in which an entire set of tasks is blocked, w　　aiting for an event that only a task within the same set can cause. If a deadlock occurs, the only solution is to reset the hardware. However, it is usually possible to prevent deadlocks altogether by following certain software design practices.
　　一种不希望出现的软件状态，在这个状态下，所有的任务因为等待一个只有在这些被阻塞任务之一才能产生的事件而被阻塞。如果死锁发生，唯一解决的方法是重启动硬件。但是，通过可靠的软件设计实践活动通常可以防止死锁的发生。
　　device driver（设备驱动程序）
　　A software module that hides the details of a particular peripheral and prov
　　ides a high-level programming interface to it.
　　 一个软件模块，它隐藏特定外设的细节并提供高级的外设编程接口。
　　digital signal processor（数字信号处理器）
　　A device that is similar to a microprocessor, except that the internal CPU has been optimized for use in applications involving discrete-time signal processing. In addition to standard microprocessor instructions, DSPs usually support a set of complex instructions to perform common signal-processing com　putations quickly.Common DSP families are TI"s 320Cxx and Motorola"s 5600x series.
　　 一种类似于微处理器的的设备，不同的是它内部的CPU被优化，用于特定的应用，如离散信号处理。除了标准的微处理器指令外，DSP常常支持复杂指令集去非常快地完成通用的信号处理计算。通用DSP家庭是TI的320Cxx和Motorola的5600x系列。
　　E
　　EEPROM（电可擦的，可编程的只读存储器）
　　Electrically Erasable, Programmable Read-Only Memory. (Pronounced"Double-E"-PROM.) A type of ROM that can be erased electronically.
　　电可擦的，可编程的只读存储器。一种ROM能被电擦除。
　　EPROM（可擦的，可编程的只读存储器）
　　Erasable, Programmable Read-Only Memory. A type of ROM that can be erased by exposing it to ultraviolet light. Once erased, an EPROM can be reprogrammed with the help of a device programmer.
　　一种可用紫外线擦除的存储器。一次擦除后，EPROM可以在设备编程器的帮助下被重编程。
　　embedded system（嵌入式系统）
　　A combination of computer hardware and software, and perhaps additional mechanical or other parts, designed to perform a dedicated function. In some cases, embedded systems are part of a larger system or product, as is the case
of an anti-lock braking system in a car. Contrast with general-purpose computer.
　　 计算机硬件和软件的结合体，或许还加上机械等其他部分，被设计来完成专门的功能。在一些情况下，嵌入式系统是一个大的系统或产品的一部分，就象汽车上的防抱死装置。与通用计算机相对。
　　Firmware（固件）
　　Embedded software that is stored as object code within a ROM. This name is most common among the users of digital signal processors.
　　是作为目标代码存贮在ROM中的嵌入式软件。这个名字在数字信号处理器的用户中相当流行。
　　flash memory （闪存）
　　A RAM-ROM hybrid that can be erased and rewritten under software control. Such devices are divided into blocks, called sectors, that are individually-er
　　asable. Flash memory is common in systems that require nonvolatile data storage at very low cost. In some cases, a large fash memory may even be used instead of a disk-drive.
　　 一种RAM-ROM的混血儿，它能在软件的控制下被擦除和重写。一些设备被分成叫段组的块，能个别地可擦。闪存用在需要很便宜的非易失数据存贮器的地方，一个大容量的闪存甚至被用作磁盘驱动器。
　
　　Heap（堆）
　　An area of memory that is used for dynamic memory allocation. Calls to malloc and free and the C++ operators new and delete result in run-time manipulation of the heap.
　　一块被用作动态内存分配的内存区域。调用malloc和free、C++的操作符new、delete在运行时进行堆的操作。
　　ICE
　　In-Circuit Emulator. See emulator.
　　ISR（中断服务程序）
　　See interrupt service routine.
　　instruction pointer（指令指针）
　　A register in the processor that contains the address of the next instructio
　　n to be executed. Also known as a program counter.
　　包含下一条要执行指令地址的处理器中的寄存器。也叫程序计数器。
　　Interrupt（中断）
　　An asynchronous electrical signal from a peripheral to the processor. When the peripheral asserts this signal, we say that an interrupt occurs. When an　　interrupt occurs, the current state of the processor is saved and an interrupt service routine is executed. When the interrupt service routine exits, control of the processor is returned to whatever part of the software was previously running.
　　一个从外设到处理器的异步电信号。当外设发出这个信号，我们说一个中断发生。当一个中断发生，当前的处理器状态被保存并且中断服务程序开始运行。当中断服务程序退出，对处理器的控制权转到先前运行的那个软件上。
　　K
　　Kernel（内核）
　　An essential part of any multitasking operating system, the kernel contains
　　just the scheduler and context-switch routine.
　　任何多任务操作系统的本质部分，内核仅仅包含调度程序和上下文切换进程。
　　　M
　　memory map（内存映射）
　　A table or diagram containing the name and address range of each peripheral addressable by the processor within the memory space. Memory maps are a helpful aid in getting to know the target.
　　一个在内存空间中的，包含每个外设的名字和可由处理器设置的地址范围的表格或图表。内存映射有助于了解目标机情况。
　　memory-mapped I/O（内存映射I/O）
　　An increasingly common hardware design methodology in which I/O devices are placed into the memory space rather than the I/O space. From the processor"s point of view, memory-mapped I/O devices look very much like memory devices.
　　一种日益流行的硬件设计方法，在这种方法中，I/O设备被放置在内存空间而不是I/O空间。从处理器的观点看，内存映射I/O设备看上去很象内存一样。
　　Microcontroller（微控制器）
　　A microcontroller is very similar to a microprocessor. The main difference is that a microcontroller is designed specifically for use in embedded systems Microcontrollers typically include a CPU, memory (a small amount of RAM and/or ROM), and other peripherals on the same chip. Common examples are the 8051, Intel"s 80196, and Motorola"s 68HCxx series.
　　微控制器很像微处理器。主要的差别在于微控制器被特殊设计用在嵌入式系统中。微控制器典型地包括CPU、内存（很小的RAM或ROM），还有其他的外设，它们在同一块芯片上。常见的例子是：8051、Intel80196、Motorola68HCxx系列。
　　Microprocessor（微处理器）
　　A piece of silicon containing a general-purpose CPU. The most common examples are Intel"s 80x86 and Motorola"s 680x0 families.
　　一片包含通用CPU的硅片。常见的例子是：Intel80x86、Motorola 680x0系列。

　　N
　　NVRAM
　　Non-Volatile Random-Access Memory. A type of RAM that retains its data even　when the system is powered down. NVRAM frequently consists of an SRAM and a　long-life battery.
　　非易失的随机访问存储器。一种能在系统关机的情况下保持它的数据的RAM。NVRAM常常由SRAM和长寿命电池组成。
　　　　opcode
　　A sequence of bits that is recognized by the processor as one of the instruc
　　tions in its instruction set.
　　一串被处理器验证过的二进制位的序列，它作为其指令集的一个子集。
　　P
　　PROM（可编程只读存储器）
　　Programmable Read-Only Memory. A type of ROM that can be written (programmed) with a device programmer. These memory devices can be programmed only once, so they are sometimes referred to as write-once or one-time programmable devices.
　　可编程只读存储器。能被设备编程器写的一种ROM。这种内存设备可以被编程一次，所以它们有时被作为写一次或一次性编程设备来看待。
　　parallel processing（并行进程）
　　The ability to apply two or more processors to a single computation.
　　一种在单个计算机上运行两个或多个程序的能力。
　　Peripheral （外设）
　　A piece of hardware other than the processor, usually memory or an I/O device. The peripheral may reside within the same chip as the processor, in which case it is called an internal peripheral.
　　一种不同于处理器的硬件设备，常指内存或I/O设备。外设经常和处理器在一片芯片上，在这种情况下，它被称为集成外设。
　　physical address（物理地址）
　　The actual address that is placed on the address bus when accessing a memory location or register.
　　当访问内存位置或寄存器时，在地址总线上的真实的地址。
　　Process（进程）
　　A word that is often confused with task or thread. The crucial distinction is that all of the tasks in a system share a common memory space. Processes, on the other hand, always have their own private memory space. Processes are　　 common in multi-user systems but are rarely, if ever, found in embedded systems.
　　这个名词经常与任务或线程混淆。至关重要的差别在于系统中的所有任务共享公共的内存空间。进程，另一方面，常常有它们自己的私有内存空间。进程在多用户系统中，但少有地，如有可能，也可在嵌入式系统中。
　　Processor（处理器）
　　A generic term that does not distinction between microprocessor, microcontroller, and digital signal processor.
　　一个对于微处理器、微控制器他数字信号处器无差别的通用术语。　

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类: 无分类    |    来源: 无分类

[转]Ncverilog 命令使用详解

我们知道，由于NC-Verilog使用了Native Compile Code 的技术来加强电路模拟的效率，因此在进行模拟时必须经过compile(ncvlog 命令）以及elaborate(ncelab命令）的步骤。编译之后，针对每一个HDL设计单元会产生中间表达。接着elaborate命令会建立整个电路的结构，产生可以用来模拟的资料。最后使用ncsim命令来进行模拟。

  三命令模式

    命令如下：
    ncvlog -f run.f
    ncealb tb -access wrc
    ncsim tb -gui
第一个命令中，run.f是整个的RTL代码的列表，值得注意的是，我们需要把tb文件放在首位，这样可以避免出现提示timescale的错误。

第二个命令中，access选项是确定读取文件的权限。其中的tb是你的tb文件内的模块名字。

第三个命令中，gui选项是加上图形界面

值得注意的是，在这种模式下仿真，是用“ - ”的。而下边要说的ncverilog是采用“ + ”的。

  单命令模式

    ncverilog +access+wrc rtl +gui
    在这里，各参数与三命令模式相同。注意“ + ”。

    在本文里将详细讲述ncverilog 的各种常用的参数，对于三命令模式，请读者自己查看资料。
    +cdslib+...           设定你所仿真的库所在

    +define+macro ...     预编译宏的设定

    +errormax+整数       当错误大于设定时退出仿真

    +incdir+path         设定include的路径

    +linedebug           允许在代码中设定line breakpoint

    +log+logfile           输出到名为logfile的文件中

    +status               显示内存和CPU的使用情况

    +work               工作库

    +access+w/r/c       读取对象的权限,缺省为无读(-w)无写(-r)无连接(-c)

    +gui                 显示图形交互界面

    +input script_file     输入脚本文件

    +licqueque           如无licence等待licence

    +run               如果在GUI交互界面下, 启动后将自动开始仿真

    +loadpli1=...         动态加入PLI

    +timescale           设定仿真单位和精度

    +nocopyright       不显示版权信息

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 转贴

【转】AMBA、AHB、APB总线简介

AMBA简介

随着深亚微米工艺技术日益成熟，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，发展到基于IP复用的设计方法，并在SOC设计中得到了广泛应用。在基于IP复用的SoC设计中，片上总线设计是最关键的问题。为此，业界出现了很多片上总线标准。其中，由ARM公司推出的AMBA片上总线受到了广大IP开发商和SoC系统集成者的青睐，已成为一种流行的工业标准片上结构。AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。

       AMBA片上总线

       AMBA 2.0规范包括四个部分：AHB、ASB、APB和Test Methodology。AHB的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。AMBA已不仅是一种总线，更是一种带有接口模块的互连体系。下面将简要介绍比较重要的AHB和APB总线。

基于AMBA的片上系统

       一个典型的基于AMBA总线的系统框图如图３所示。

500){this.resized=true;this.style.width=500;}" border="0">

       大多数挂在总线上的模块(包括处理器)只是单一属性的功能模块：主模块或者从模块。主模块是向从模块发出读写操作的模块，如CPU，DSP等；从模块是接受命令并做出反应的模块，如片上的RAM，AHB／APB 桥等。另外，还有一些模块同时具有两种属性，例如直接存储器存取(DMA)在被编程时是从模块，但在系统读传输数据时必须是主模块。如果总线上存在多个主模块，就需要仲裁器来决定如何控制各种主模块对总线的访问。虽然仲裁规范是AMBA总线规范中的一部分，但具体使用的算法由RTL设计工程师决定，其中两个最常用的算法是固定优先级算法和循环制算法。AHB总线上最多可以有16个主模块和任意多个从模块，如果主模块数目大于16，则需再加一层结构(具体参阅ARM公司推出的Multi-layer AHB规范)。APB 桥既是APB总线上唯一的主模块，也是AHB系统总线上的从模块。其主要功能是锁存来自AHB系统总线的地址、数据和控制信号，并提供二级译码以产生APB外围设备的选择信号，从而实现AHB协议到APB协议的转换。

=================================================================

=================================================================

AHB简介

       AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的片上系统总线，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。其互连结构如图1所示。

=================================================================

=================================================================

APB简介

       APB主要用于低带宽的周边外设之间的连接，例如UART、1284等，它的总线架构不像AHB支持多个主模块，在APB里面唯一的主模块就是APB 桥。其特性包括：两个时钟周期传输；无需等待周期和回应信号；控制逻辑简单，只有四个控制信号。APB上的传输可以用如图２所示的状态图来说明。

       1)系统初始化为IDLE状态，此时没有传输操作，也没有选中任何从模块。

       2)当有传输要进行时，PSELx＝1，PENABLE＝0，系统进入SETUP状态，并只会在SETUP 状态停留一个周期。当PCLK的下一个上升沿时到来时，系统进入ENABLE 状态。

       3)系统进入ENABLE状态时，维持之前在SETUP 状态的PADDR、PSEL、PWRITE不变，并将PENABLE置为1。传输也只会在ENABLE状态维持一个周期，在经过SETUP与ENABLE状态之后就已完成。之后如果没有传输要进行，就进入IDLE状态等待；如果有连续的传输，则进入SETUP状态。

Trackback: http://tb.blog.csdn.net/TrackBack.aspx?PostId=1323809

//没有整理就放上来了，因为发现自己太懒了，如果不发的话，自己也不会认真看，所以先放上，以后自己再慢慢看

点击此处查看原文 >>

系统分类: 单片机   |    用户分类:    |    来源: 转贴

冒个泡

呵呵，谢谢大家的支持，最近工作一直很忙，单位又不让上网，呵呵，所以很久没有来了，还是想出来冒个泡，说明我还在，呵呵，有时间再跟大家好好聊，OH！Yeah！呵呵

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 原创

[转]消除FPGA设计中的毛刺问题

FPGA(Field Programmable Gate Array)以其容量大、功能强以及可靠性高等特点,在现代数字通信系统中得到广泛的应用。采用FPGA设计数字电路已经成为数字电路系统领域的主要设计方式之一。在FPGA的设计中,毛刺现象是长期困扰电子设计工程师的设计问题之一,是影响工程师设计效率和数字系统设计有效性和可靠性的主要因素。由于信号在FPGA的内部走线和通过逻辑单元时造成的延迟,在多路信号变化的瞬间,组合逻辑的输出常常产生一些小的尖峰,即毛刺信号,这是由FPGA内部结构特性决定的。毛刺现象在FPGA的设计中是不可避免的,有时任何一点毛刺就可以导致系统出错,尤其是对尖峰脉冲或脉冲边沿敏感的电路更是如此。因此,克服和解决毛刺问题对现代数字系统设计尤为重要。本文从FPGA的原理结构的角度探讨了产生毛刺的原因及产生的条件,在此基础上,总结了多种不同的消除方法,在最后结合具体的应用对解决方案进行深入的分析。

1　毛刺产生的原因
 
以图1的例子分析毛刺产生的起因:图1是一个3位同步加法计数器,当使能端为高电平时,在每个时钟上升沿时刻QA、QB、QC从000逐步变到111,进入到全1状态后,进位输出端输出半个时钟脉冲宽度的高电平,但从图2仿真结果中可以看到在011变化到100时刻ROC出现了尖脉冲,即毛刺。

图1　3位计数器

图2　仿真结果

以Xilinx的FPGA为例分析其内部结构,如图3所示。

图3　FPGA的内部结构

FPGA芯片是由可构造的输入输出块(Input/OutputBlock,IOB)、可构造逻辑块(Cinfigurable Logic Block,CLB)和可编程连线资源(Programmable Interconnect Array,PIA)3种可构造单元构成的。IOB位于芯片内部四周,在内部逻辑阵列与外部芯片封装引脚之间提供一个可编程接口,他主要由逻辑门、触发器和控制元组成。CLB组成了FPGA的核心阵列,能完成用户指定的逻辑功能;每个CLB主要有一个组合逻辑、几个触发器、若干个多选一电路和控制单元组成;PIA位于芯片内部的逻辑块之间,经编程后形成连线网络,用于芯片内部逻辑间的相互连接,并在他们之间传递信息。从图3中可以看出,对于不同的输入1、2,到逻辑块(M)的走线可能是不同的,<