博主:olivernie
+加为好友
+发送站内短信
+我的博客精华
+我的推荐文章
欢迎来到Oliver的Blog...
Welcome to Oliver's Blog...
ASIC DESIGN (31)
LIFE (1)
2008年份 (21)
2007年份 (14)
· Setup Linux Workstation
· Performing Design Exploration
· About set_clock_uncertainty
· PLL jitter
· Hierarchical Wire Load Models
更多>>
· 长见识。800元一斤,算是便宜那帮zhengfu人员了。 2…
· 如何在异步复位信号的根部进行总体同步?
· 一般的编程规范要求,一行只能定义一个 信号。呵呵…
· 这个问题我也发现了,改了很多次,sourceinsight的正…
· 您好,下载试用了您修改后的CLF文件,感谢您的辛…
·riple
·IC设计
日志总数:35 篇
评论数量:18
访问次数:23729
标签: 无标签
http://www.icedu.net/ 集成电路教育网
没事的时候上去遛遛...
系统分类: CPLD/FPGA | 用户分类: ASIC DESIGN | 来源: 原创 | 【推荐给朋友】 | 【添加到收藏夹】
投一票您将和博主都有获奖机会!