学习C8051F020单片机

C8051F020（简称F020）是美国德州Cygnal公司推出的一种混合信号SOC型8位单片机。它属于C8051F系列中的F02x子系列。其性能价格比在目前应用领域极具竞争力。F020具有8路12位A/D转换（简称ADC）接口和8路8位在线可编程（ISP）的ADC电路，片上的特殊功能寄存器（简称SFR）有15个与ADC的控制相关，它们是：

　　AMUX0SL——AMUX0通道选择寄存器，复位值为00000000；

　　MAX0CF——AMUX0配置寄存器，复位值为00000000；

　　ADC0CF——ADC0配置寄存器，复位值为11111000；

　　ADC0CN——ADC0控制寄存器，复位值为00000000；

　　ADC0H——ADC0数据字MSB寄存器，复位值为00000000；

　　ADC0L——ADC0数据字LSB寄存器，复位值为00000000；

　　ADC0GTH——ADC0下限数据高字节寄存器，复位值为11111111；

　　ADC0GTL——ADC0下限数据低字节寄存器，复位值为11111111；

　　ADC0LTH——A 
DC0上限数据高字节寄存器，复位值为00000000；

　　ADC0LTL——ADC0上限数据低字节寄存器，复位值为00000000；

　　AMX1SL——AMUX1通道选择寄存器，复位值为00000000；

　　ADC1CN——ADC1控制寄存器，复位值为00000000；

　　ADC1CF——ADC1配置寄存器，复位值为11111000；

　　ADC1——ADC1数据字寄存器，复位值为00000000；

　　REF0CN——基准电压控制寄存器，复位值为00000000。

　　ADC是混合信号控制器的重要功能，如欲在应用编程中得心应手，就必须对其相关的要素有较清晰的整体认识。

　　1 ADC的精度与通道

　　F020采用TQFP100封装，芯片引脚有8个（引脚18～25）专用于模拟输入，是8路12位ADC的输入端。每路12位的转换精度都是其自身的±1LSB（最低位）。实际上，对于12位逐次逼近寄存器型（SAR）ADC只有1个，在它与各输入端之间有1个具有9通道输入的多路选择开关（可配置模拟多路开关AMUX）。AMUX的第9通道连接温度传感器。在F020中，12位ADC称为ADC0，另有8路8位在系统可编程（ISP）的ADC电路称为ADC1。其8个外接引脚与P1口复用，片内结构与ADC0相近，只是转换的位数为8位，转换精度为8位的±1LSB。

　　ADC0端口的每一对均可用编程设置成为分别地单端输入或差分输入。差分输入时的端口配对为0-1、2-3、4-5、6-7，此设置由通道选择寄存器AMUX0SL的低4位和通道配置寄存器AMUX0CF的低4位确定。在AMX0CF中，位3～0各对应2个引脚通道。位值=0，表示是独立的单端输入（复位值均为单端输入）；位值=1，表示是差分输入对。对应AMX0CF选差分输入时，AMUX0SL中只有在选双数（含0）通道时才有效（注：AMUX0SL低4位为1xxx时，不论AMX0CF低4位为何值，均选温度传感器）。

　　将REF0CN的位3置“1”时，允许使用温度传感器；置“0”时，温度传感器的输出为高阻态。温度传感器的值可用于修正参数的非线性或记录、调整与温度相关的数据。

　　 2 ADC的速率与启动

　　C8051F系列单片机中ADC的速率都是可用编程设置的，但最少要用16个系统时钟。一般在转换之前还自动加上3个系统时钟的跟踪/保持捕获时间（>1.5μs）。设置F020内ADC速率的方法是通过配置寄存器ADCxCF(x为0或1)的位7～3来进行的，其复位值为11111（位7～3=SYSCLK/CLK SAR-1）。

　　一般在启动ADC之前都要处于跟踪方式，控制寄存器ADCxCN的位6如果为“0”，则一直处于跟踪方式（此时启动4种启动方式都可比跟踪启动快3个系统时钟）；如为“1”，则有4种跟踪启动方式可选择，即对ADCxCN中的位3～2赋值：00为向ADBUSY写1时跟踪（软件命令）；01为定时器3溢出跟踪；10为CNVSTR上升沿跟踪（外部信号）；11为定时器2溢出跟踪。

　　复位时，ADCxCN的位7为0，处于关断状态。每次转换结束时，ADCxCN的位5为“1”，位4（忙标志）的下降沿触发结构中断，也可用软件查询这些状态位。

 3 ADC的基准与增益

　　F020的片内有1个1.2V、15×10 -6/℃的带隙电压基准发生器和1个两倍增益的输出缓冲器。2.4V的基准电压（VREF）可通过外引脚分别接入ADC0、ADC1和DAC中。VREF对外带载能力为200μA（建议在驱动外部负载时，对地接1个负载电阻）。ADC使用偏置时，必须将参考源控制寄存器REFcCN中的位1置“1”；如果“0”，则关闭内部偏压，此时可通过VREF引脚（引脚12）使用外部基准电压，外部基准电压必须小于VAV±0.3V（还要大于1V）。不用ADC，也不用DAC时，可将REFxCN的位0置“0”，使缓冲放大器处于省电方式（输出为高阻态）。

　　设置REF0CN的位4为“0”时，ADC0用VREF偏置，为“1”时，用DAC0输出偏置；设置REF0CN的位3为“0”时，ADC1用VREF偏置，为“1”时，用AV+偏置。

　　在F020的ADC电路中，输入多路选择开关AMUX后面都带有1个可用编程设置增益的内部放大器（PGA）。当各模拟通道之间输入的电压信号范围差距较大时，或需要放大一个具有较大直流偏移的信号时（在差分输入方式，DAC可用于提供直流偏移）显得尤为有用。设置的方式是配置ADCxCF中的位2～0（000对应PGA的增益为1；001对应为2；010对应为4；011对应为8；10x对应为16、11x对应为0.5）。这里的增益对温度传感器信号 
也起作用。当增益为1时，VTEMP=0.002 86(V/℃)(TEMPC) ℃+0.776V。

　　 4 ADC的数据与控制

　　对应单端输入，ADC结果数据字格式为：0V——0000，VREF——0FFF或FFF0。

　　对应差分输入，ADC结果数据字格式为2的补码：VREF——07FF，0——0000，-VREF——F800或8000。

　　将ADCxCN的位0置“0”可使结果右对齐；置“1”可使结果左对齐。当差分输入时，右对齐产生的多余高位是符号扩展位。

　　C8051F系列单片机内还设有数据相关窗口中断发生器或称可编程窗口检测器，也叫ADC上（下）限数据寄存器ADC0G（L）TH（L），用后台方式监视一个关键电压。当转换数据位于规定的窗口之内（或之外）时，向控制器申请转换结束中断。要求在窗口之内中断时，上限寄存器LT装入高位窗口数，下限寄存器GT装入低位窗口数；若要求在窗口之外中断时，则在下限寄存器GT中装入高位窗口数，在上限寄存器LT中装入下限窗口数。

　　复位时，ADC部分的状态为：内部电压基准缓冲器关闭、内部偏压关闭、内部传感器关闭、ADC禁止、转换结果数据寄存器右对齐、12位的端口均为单端输入、端口指向AIN0、SAR转换33个系统时钟、内部放大器增益为1、下限数据寄存器为FFFFH、上限数据寄存器为0000H。

　　综合F020中与ADC相关的各要素，要想正确应用ADC功能，应按下列顺序编程：设置参考电压>设置允许ADC>设置跟踪（启动）方式>设定数据对齐>配置通道>选择通道>设置转换时钟和增益>设定窗口检测上、下限>启动转换。操作SFR的顺序（以12位为例）为：REF0CH>ADC0CN>AMX0C>AMUX0SL>ADC0CF>ADC0GTH>ADC0GTL>ADC0LTH>ADC0LTL>ADC0CN或其它启动方式。

系统分类: 单片机   |    用户分类: 无分类    |    来源: 转贴

CPLD&FPGA入门

PLD是可编程逻辑器件（Programable Logic Device）的简称，FPGA是现场可编程门阵列（Field Programable Gate Array)的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。

   PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。

PLD能做什么呢？可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。 PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL)的进步。

如何使用PLD呢？其实PLD的使用很简单，学习PLD比学习单片机要简单的多，有数字电路基础，会使用计算机，就可以进行PLD的开发。不熟悉PLD的朋友，可以先看一看可编程逻辑器件的发展历程。

    开发PLD需要了解两个部分：1.PLD开发软件 2.PLD本身

 

1.PLD开发软件   

由于PLD软件已经发展的相当完善，用户甚至可以不用详细了解PLD的内部结构，也可以用自己熟悉的方法：如原理图输入或HDL语言来完成相当优秀的PLD设计。所以对初学者，首先应了解PLD开发软件和开发流程。了解PLD的内部结构，将有助于提高我们设计的效率和可靠性。

    如何获得PLD开发软件软件呢?   许多PLD公司都提供免费试用版或演示版(当然商业版大都是收费的），例如：可以免费从www.altera.com 上下载Altera公司的 QuartusII （web版），或向其代理商索取这套软件。Xilinx 公司也提供免费软件：ISE WebPack,这套可以从xilinx网站下载。Lattice 提供isplever Base版下载，Actel等公司也都有类似的免费软件提供。以上免费软件都需要在网上注册申请License文件，如果您对License的安装还有不清楚，请仔细阅读相关网页上的说明，也可以下载这篇文档：EDA软件的license管理与安装。 通常这些免费软件已经能够满足一般设计的需要，当然，要想软件功能更强大一些，只能购买商业版软件。

如果您打算使用VHDL或Verilog HDL硬件描述语言来开发PLD/FPGA,通常还需要使用一些专业的HDL开发软件,这是因为FPGA厂商提供的软件的HDL综合能力一般都不是很强,需要其他软件来配合使用,详细情况可以通过浏览:开发软件栏目获得等多信息.

    对于PLD产品，一般分为：基于乘积项（Product-Term）技术，EEPROM（或Flash）工艺的中小规模PLD，以及基于查找表（Look-Up table）技术，SRAM工艺的大规模PLD/FPGA。EEPROM工艺的PLD密度小，多用于5,000门以下的小规模设计，适合做复杂的组合逻辑，如译码。SRAM工艺的PLD(FPGA)，密度高，触发器多，多用于10,000门以上的大规模设计，适合做复杂的时序逻辑，如数字信号处理和各种算法。如希望进一步了解PLD/FPGA结构与原理，请点击此处。

目前有多家公司生产CPLD/FPGA，最大的三家是：ALTERA，XILINX，Lattice, 您可以参阅PLD厂商栏目获得更多信息

 

2.PLD/FPGA的分类和使用

    在PLD/FPGA开发软件中完成设计以后，软件会产生一个最终的编程文件（如 .pof ）。如何将编程文件烧到PLD芯片中去呢？

    1.对于基于乘积项（Product-Term）技术，EEPROM(或Flash)工艺的PLD（如Altera的MAX系列，Lattice的大部分产品，Xilinx的XC9500，Coolrunner系列)， 厂家提供编程电缆，电缆一端装在计算机的并行打印口上，另一端接在PCB板上的一个十芯插头，PLD芯片有四个管脚（编程脚）与插头相连。（如图）         

系统分类: CPLD/FPGA   |    用户分类: 无分类    |    来源: 转贴