标签：
无标签
在编译和综合人民邮电出版的刘韬老师编写的《FPGA设计实例导航》中在第5章所提供的实现一路uart通讯 VerilogHDL程序时，Quarts II中的Timing Analyzer Summary给出了红色警告，但是我不知道怎么来识别和纠正这些红色警告所表示的信息？
希望高手指点下，一般怎么处理这些红色警告！
谢谢！
附图：Quarts中Timing Analyzer Summary红色警告！
系统分类:
CPLD/FPGA | 用户分类:
无分类 | 来源:
无分类 | 【推荐给朋友】 | 【添加到收藏夹】