适用了20余年的摩尔定律近年逐渐有了失灵的迹象。从芯片的制造来看,7nm就是硅材料芯片的物理极限。不过据外媒报道,劳伦斯伯克利国家实验室的一个团队打破了物理极限,采用碳纳米管复合材料将现有最精尖的晶体管制程从14nm缩减到了1nm。

那么,为何说7nm就是硅材料芯片的物理极限,碳纳米管复合材料又是怎么一回事呢?

XX nm制造工艺是什么概念?

2016101100006

芯片的制造工艺常常用90nm、65nm、40nm、28nm、22nm、14nm来表示,比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工艺。

现在的CPU内集成了以亿为单位的晶体管,这种晶体管由源极、漏极和位于他们之间的栅极所组成,电流从源极流入漏极,栅极则起到控制电流通断的作用。

所谓的XX nm其实指的是,CPU上形成的互补氧化物金属半导体场效应晶体管栅极的宽度,也被称为栅长。

栅长越短,则可以在相同尺寸的硅片上集成更多的晶体管——Intel曾经宣称将栅长从130nm减小到90nm时,晶体管所占面积将减小一半;在芯片晶体管集成度相当的情况下,使用更先进的制造工艺,芯片的面积和功耗就越小,成本也越低。

栅长可以分为光刻栅长和实际栅长,其中光刻栅长是由光刻技术所决定的。

由于在光刻中光存在衍射现象以及芯片制造中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤,因此会导致光刻栅长和实际栅长不一致的情况。

另外,同样的制程工艺下,实际栅长也会不一样,比如虽然三星也推出了14nm制程工艺的芯片,但其芯片的实际栅长和Intel的14nm制程芯片的实际栅长依然有一定差距。

为什么说7nm是物理极限?

缩短晶体管栅极的长度可以使CPU集成更多的晶体管或者有效减少晶体管的面积和功耗,并削减CPU的硅片成本。

正是因此,CPU生产厂商不遗余力地减小晶体管栅极宽度,以提高在单位面积上所集成的晶体管数量。

不过这种做法也会使电子移动的距离缩短,容易导致晶体管内部电子自发通过晶体管通道的硅底板进行的从负极流向正极的运动,也就是漏电。而且随着芯片中晶体管数量增加,原本仅数个原子层厚的二氧化硅绝缘层会变得更薄进而导致泄漏更多电子,随后泄漏的电流又增加了芯片额外的功耗。

为了解决漏电问题,Intel、IBM等公司可谓八仙过海,各显神通。比如Intel在其制造工艺中融合了高介电薄膜和金属门集成电路以解决漏电问题;IBM开发出SOI技术——在在源极和漏极埋下一层强电介质膜来解决漏电问题;此外,还有鳍式场效电晶体技术(FinFET)——借由增加绝缘层的表面积来增加电容值,降低漏电流以达到防止发生电子跃迁的目的......

上述做法在栅长大于7nm的时候一定程度上能有效解决漏电问题。不过,在采用现有芯片材料的基础上,晶体管栅长一旦低于7nm,晶体管中的电子就很容易产生隧穿效应,为芯片的制造带来巨大的挑战。

针对这一问题,寻找新的材料来替代硅制作7nm以下的晶体管则是一个有效的解决之法。

1nm制程晶体管还处于处于实验室阶段

碳纳米管和近年来非常火爆的石墨烯有一定联系,零维富勒烯、一维碳纳米管、二维石墨烯都属于碳纳米材料家族,并且彼此之间满足一定条件后可以在形式上转化。

碳纳米管是一种具有特殊结构的一维材料,它的径向尺寸可达到纳米级,轴向尺寸为微米级,管的两端一般都封口,因此它有很大的强度,同时巨大的长径比有望使其制作成韧性极好的碳纤维。

碳纳米管和石墨烯在电学和力学等方面有着相似的性质,有较好的导电性、力学性能和导热性,这使碳纳米管复合材料在超级电容器、太阳能电池、显示器、生物检测、燃料电池等方面有着良好的应用前景。

此外,掺杂一些改性剂的碳纳米管复合材料也受到人们的广泛关注,例如在石墨烯/碳纳米管复合电极上添加CdTe量子点制作光电开关、掺杂金属颗粒制作场致发射装置。

本次外媒报道的劳伦斯伯克利国家实验室将现有最精尖的晶体管制程从14nm缩减到了1nm,其晶体管就是由碳纳米管掺杂二硫化钼制作而成。

不过这一技术成果仅仅处于实验室技术突破的阶段,目前还没有商业化量产的能力。

至于该项技术将来是否会成为主流商用技术,还有待时间检验。

2016101100007 技术进步并不一定带来商业利益

在过去几十年中,由于摩尔定律在确实发挥作用,使中国半导体制造技术在追赶西方的过程中始终被国外拉出一段距离。而近年来,芯片制造技术进步放慢,摩尔定律出现失效的客观现象,对于中国半导体产业追赶西方来说是一大利好。

摩尔定律失效,一方面既有技术因素——先进光刻机、刻蚀机等设备以及先进芯片制造技术研发技术难度大、资金要求高......另一方面也有商业上的因素。

在制造工艺到达28nm以前,制造工艺的每一次进步都能使芯片制造厂商获得巨额利润。不过,在制造工艺达到14/16nm之后,技术的进步反而会使芯片的成本有所上升——在Intel最先研发出14nm制造工艺时,曾有消息称其掩膜成本为3亿美元。

当然,随着时间的推移和台积电、三星掌握14/16nm制程,现在的价格应该不会这么贵,但英特尔正在研发的10nm制程,根据Intel官方估算,掩膜成本至少需要10亿美元。

新制造工艺之所以贵,一方面是贵在新工艺高昂的研发成本和偏低的成品率,另一方面也是因为光刻机、刻蚀机等设备的价格异常昂贵。因此,即便先进制造工艺在技术上成熟了,但由于过于高昂的掩膜成本,会使客户在选择采用最先进制造工艺时三思而后行。

举例来说,如果10nm制造工艺芯片的产量低于1000万片,那么光分摊到每一片芯片上的掩膜成本就高达100美元,按国际通用的低盈利芯片设计公司的定价策略8:20定价法——也就是硬件成本为8的情况下,定价为20。

还别觉得这个定价高,其实已经很低了,Intel一般定价策略为8:35,AMD历史上曾达到过8:50......

即便不算晶片成本和封测成本,这款10nm CPU的售价也不会低于250美元。

同时,相对较少的客户会导致很难用巨大的产量分摊成本,并最终使企业放缓对先进制造工艺的开发和商业应用。也正是因此,28nm制造工艺被部分业内人士认为是非常有活力的,而且依旧会被持续使用数年。

当然,即使仅仅作为概念,该团对的研究成果仍然是重要的——它证明了我们可以利用新材料来生产尺寸更小的晶体管,以进一步提高计算机的功能和效率。

事实上,芯片业界已经接受了晶体管尺寸接近下限的现实,并已经为摩尔定律的终结做了准备。今年早些时候,美国半导体工业协会(Semiconductor Industry Association)——成员包括英特尔、AMD和GlobalFoundries——发表了一份报告。这份报告宣称,到2021年,硅晶体管尺寸的缩小将不再是一件经济可行的事情。取而代之的是,芯片将以另一种方式发生变化。

芯片专业化是目前比较靠谱的一种解决方案。传统上,业界对所有芯片都是“一视同仁”,但现在这种观念可能要落伍了。麻省理工学院斯隆管理学院的助理教授Neil Thompson说:“(比如)我们开的车就不尽相同,18轮大卡车、跑车、SUV,这些车设计出来都有专门的目的,现在芯片也开始有这样的分工。”

图形处理器(GPU)就是一个例子。GPU原本专为图形渲染中执行复杂的数学和几何计算而设计的,但现在工程师们发现,GPU也可以用于数据分析等其他领域。

芯片行业开始从超高速的、全能型芯片向更专业化的芯片转变。为此,因特尔收购了视觉芯片创业公司Movidius。与此同时,Nvidia公司正在向全球销售人工智能芯片。

更高效的芯片也将有助于在降低能耗的基础上提高计算速度。微软和英特尔都在研究可再编程芯片(FPGA),以更高效地运行人工智能算法。日本软银最近收购了英国芯片开发商ARM,以获得该公司先进得令人难以置信的低功耗芯片,该芯片将为正在崛起的物联网硬件提供信息处理能力。

而那些专业化程度不高的处理器可能会改变构造,以提高信息处理能力。例如,芯片将越来越多地使用多层电路,以提高晶体管密度。

回顾:摩尔定律的诞生

在1965年那篇著名的论文发表之前,戈登·摩尔(Gordon Moore) 是位于加州圣何塞的仙童半导体公司的研发总监,他已经预测了家用计算机、电子腕表、自动驾驶汽车以及“个人可移动沟通设备”——手机的诞生,但1965年那篇关于后来被称为“摩尔定律”的预测的论文真正使他名声大噪,这篇论文的核心是关于未来计算机行业发展的时间表,基于对仙童以及其他半导体企业的了解,摩尔预计每年每芯片的晶体管和其他电子元件的数量都将加倍。

摩尔随后在加州圣塔克拉拉创办了英特尔,不过,在上述论文里,他显然高估了芯片更新换代的速度,1975年,他将这个预测修改到更为现实的两年加倍,随后,上世纪70年代和80年代,随着惠普个人电脑、Apple II计算机和IBM PC等个人消费产品的诞生,行业对芯片的处理能力要求越来越高,体积要求越来越小,摩尔的预言开始成真。

2016101100009

这样的发展是很昂贵的,芯片处理能力的提升意味着将更多的电路集成到芯片中来,从而电子可以从中移动地更快,这也对影印石版术(即将电路等微元件蚀刻到硅表面的技术)的要求越来越高。但是,在半导体行业发展的鼎盛时期,这并不是特别大的问题,企业发展出了一个可谓“自动升级”的循环流程:通过大规模制造和销售少数种类的芯片——主要是处理器和存储芯片——获得大量收入,然后投钱去改进工厂和设备,结果是在提升芯片性能的同时仍能降低价格,因此市场的需求也获得进一步提升。

不过,很快这个市场驱动的模式也无法维持摩尔定律的高速度发展,芯片制造的过程变得过于复杂,常常包含几百个步骤,产品的升级意味着整个供应商和设备商需要在对的时间同时完成升级。“如果你需要40个家供应商而只有39家的产品有所升级,那么所有的事情都得停下来。” 德克萨斯州大学奥斯汀分校研究计算机行业的经济学家肯尼思·弗拉姆( Kenneth Flamm)表示。

为了完成产业上下游的协调,全球半导体行业开始制作了第一次的行业研发规划蓝图,目的是“让所有人都能大致知道他们的进度应该到哪,如果在发展过程中遇到问题也可以警告所有同行,”保罗·加尔吉尼表示。美国半导体行业1991年推出了这项蓝图和战略,时任英特尔技术战略总监的加尔吉尼成为该协会主席,1998年,来自欧洲、日本、台湾和韩国的半导体行业协会也都纷纷加入,该协会变成了国际组织。

摩尔定律即将失效

摩尔定律可以说是整个计算机行业最重要的定律,它其实是一个预言:每两年微处理器的晶体管数量都将加倍——意味着芯片的处理能力也加倍。这种指数级的增长,促使上世纪70年代的大型家庭计算机转化成80、90年代更先进的机器,然后又孕育出了高速度的互联网、智能手机和现在的车联网、智能冰箱和自动调温器等。

这个看起来自然而然的进程,实际很大程度也是人类有意控制的结果,芯片制造商有意按照摩尔定律预测的轨迹发展:软件开发商新的软件产品日益挑战现有设备的芯片处理能力,消费者需要更新为配置更高的设备,设备制造商赶忙去生产可以满足处理要求的下一代芯片。上世纪90年代以来,半导体行业每两年就会发布一份行业研发规划蓝图,协调成百上千家芯片制造商、供应商跟着摩尔定律走,这样的战略,有时也被称之为“更多摩尔”(More Moore),由于这份规划蓝图的存在,整个计算机行业才跟着摩尔定律按部就班地发展。

但现在,这种发展轨迹要告一段落了。由于同样小的空间里集成越来越多的硅电路,产生的热量也越来越大,这种原本两年处理能力加倍的速度已经慢慢下滑。此外,还有更多更大的问题也慢慢显现,如今顶级的芯片制造商的电路精度已经达到14纳米,比大多数病毒还要小。但是,全球半导体行业研发规划蓝图协会主席保罗·加尔吉尼(Paolo Gargini)表示:“到2020年,以最快的发展速度来看,我们的芯片线路可以达到2-3纳米级别,然而在这个级别上只能容纳10个原子,这样的设备,还能叫做一个‘设备’吗?”

恐怕不能。到了那样的级别,电子的行为将受限于量子的不确定性,晶体管将变得不可靠。在这样的前景下,尽管这方面已经有无数研究,但目前人们仍然无法找到可以替代如今的硅片技术的新的材料或技术。

年初发布的行业研究规划蓝图将史无前例地不以摩尔定律为中心,相反,新的战略可能是“超越摩尔”(More than Moore ):与以往首先改善芯片、软件随后跟上的发展趋势不同,以后半导体行业的发展将首先看软件——从手机到超级电脑再到云端的数据中心——然后反过来看要支持软件和应用的运行需要什么处理能力的芯片来支持,由于新的计算设备变得越来越移动化,新的芯片中,可能会有新的一代的传感器、电源管理电路和其他的硅设备。

这种局势的转变,也改变了半导体行业围绕摩尔定律不再团结一致。“大家都不确定新的研究规划蓝图意味着什么,”爱荷华大学计算机科学家丹尼尔·里德(Daniel Reed)表示。位于华盛顿DC的半导体行业协会(The Semiconductor Industry Association, SIA)代表所有美国半导体企业,已经表示不再参与全球半导体行业研究规划蓝图的章程,而是自行决定研发进度。

尽管摩尔定律已经走向黄昏,但这并不意味着半导体行业停止了发展。丹尼尔·里德将之与飞机制造行业进行比较:“现在的波音787并不比上世纪50年代的波音707快多少——但这两个型号的飞机可差太多了,波音787的创新体现在其他地方,比如全电子控制、碳纤维机身等,计算机行业也是如此,创新将会继续,但是会体现在更细小和更复杂的地方。”

“热死亡”

全球半导体行业协会遇到的第一个大的问题并非突然出现,加尔吉尼在1989年就曾经对此进行过警告,然而问题来临之时对行业还是造成了不小的冲击:芯片变得太小。

“曾经只要我们可以将所有的东西都缩小,问题就会自动解决,”加州圣塔克拉拉第三个千年测试解决方案(Third Millennium Test Solutions)公司的CEO比尔·鲍特姆斯(Bill Bottoms)表示:“芯片会变得更快,耗能更少。”

但是到了本世纪初,微电路缩小到90纳米以下的时候,上述“自动解决”的方式开始不再灵光,随着越来越小的硅电路里的电子移动越来越快,芯片开始变得过热。

这是一个很严重的问题,处理器运行产生的热量很难消除,所以,芯片制造商选择了他们仅有的解决办法,加尔吉尼说,设备商不再追求绝对的计算次数,也就是处理器执行指令的速度。这样等于给芯片的电子运行速度加了上限,同时限制了产生的热量,2004年以来,这个运行速度的上限从没变过。

第二,虽然速度无法再提升,但为了将芯片性能按照摩尔定律进行提升,制造商对芯片内部电路重新进行了设计,每个芯片不再仅有一个处理器(或“内核”),而是两个、四个甚至更多(现在的电脑和手机的芯片很多都是四核或者八核处理器)。总的来说,原本一个千兆赫的内核现在可以分为四个250兆赫的内核。不过,在现实中,要使用八个处理器,意味着一个问题需要被分成八个部分,很多算法很难甚至无法做到这一点,“如果有部分没被利用,等于你的处理速度升级还是受到了限制,”加尔吉尼说。

尽管如此,上述两大措施的结合,还是保证了制造商在发展进度上跟上了摩尔定律,现在的问题是,到2020年,当微电路缩小到会受到量子效应影响的时候会发生什么情况?下一步会是什么样子?“我们还没有解决方案,”参与制作新的行业规划蓝图的一名工程师陈安(音译)表示。

对此,行业内并不是没有想法,一种可能是去发展完全新的范式,比如量子计算,或者神经形态计算(neuromorphic computing),前者对于某些计算有潜力达到指数级的提升,后者则是模拟大脑神经元的计算和处理方式。但是,这两种范式目前仍还都存在实验室研究阶段,而且很多研究人员认为,量子计算只对某些特定领域有优势,而处理日常任务仍然是电子计算更优。“想想吧,用量子计算去记账是什么概念?”加州伯克利劳伦斯国家实验室的负责人约翰·莎尔福(John Shalf)说。

寻找其他材料

如果一定要保留电子计算的范式,也有办法,那就是寻求一种“毫伏开关”——一种在计算速度上不亚于硅晶片,但发热量显著低于硅的材料。可行的方案包括了2D类石墨烯复合材料到自旋电子材料(spintronic materials ),后者可以通过让电子快速旋转来进行计算(现在的硅材料是电子发生移动来计算)。“当你跳出现有的技术的限制,就会发展可供研究开发的领域非常多。”半导体研究联合体(Semiconductor Research Corporation,src)的物理学家托马斯·西斯(Thomas Theis)表示。

然而,这些方案目前也都仅限于实验室研究阶段,目前行业里仍未找到可以完全替代硅的材料,于是,不少研究人员开始在保留硅材料的前提下想办法,也就是从架构的角度将硅材料以全新的方式进行配置,比如走向3D:既然可以将电路蚀刻到硅平面的表面,为何不试试打造成“摩天大楼”,将表面已经蚀刻进电路的薄硅片堆积起来呈立体的形状?然而,现实中,这种方式目前只能用于纯存储类芯片,因为存储类芯片不存在发热过度的问题,它们的电路只在与存储单元( memory cell )接触的时候才产生能耗,而这种接触发生的并不多。目前存储芯片的一些设计就采用了这种方式,比如已经被三星、美光科技使用的“混合存储立方体”(Hybrid Memory Cube,类似“夹心饼干” )设计,就是将多层存储硅晶片堆起来。

微处理器要做成3D的难度就大很多,将一层又一层的发热物体堆积起来,只会让它们变得更热,一种解决方案是将存储和微处理器芯片完全分开,至少可以分走50%的热量(虽然在两者之间传递数据依然会产生新的热量),将它们在纳米级别上一层一层堆起来做成3D。

这在现实中依然很难实现,因为目前微处理器和存储芯片的制造流程完全不同,无法在同一条流水线上进行生产,要将它们堆起来,需要对芯片的结构进行全面重新设计。但是,已经有不少研究机构正在朝这个方向努力并且有希望可以成功,比如斯坦福大学的电子工程师苏哈斯施·米特拉(Subhasish Mitra )和他的团队已经设计出一种混合的芯片架构,可以将存储单元和碳纳米管做成的晶体管上下堆到一起,每层之间可以传递电流,米特拉的团队认为这种架构的耗能将只有现在的标准芯片耗能的千分之一或更低。

移动化

除了发热,摩尔定律遇到的第二大挑战是,计算设备走向移动化。

25年前,计算机的概念只包括台式电脑和笔记本电脑,超级电脑和数据中心基本上使用的是和台式和笔记本电脑一样的微处理器,不过就是数量多了些。但是现在,计算机的概念早已进行了延伸,智能手机、平板电脑、智能手表和其他可穿戴设备等都是新的计算设备,而这些新式计算设备对处理器的需求与其前辈电脑差别非常大。

移动应用和数据都已经向云端的服务器转移,云服务器对于微处理器的要求更高更严格,这对传统的芯片制造商产生了很大影响,里德举例说:“谷歌(微博)和亚马逊要买什么,对于英特尔决定制造什么产品有巨大的影响。”

对于移动设备,电池续航能力的重要性更加凸显,典型的智能手机的语音电话、Wi-Fi连接、蓝牙、GPS、感知触摸、磁场甚至指纹识别都是要耗电的,而且,移动设备还需要内置特殊功能的电路,用来管理电源和能耗,以保证以上各个功能不快速把电池耗尽。

对于芯片制造商来说,这些特殊要求破坏了原本半导体行业的“自动升级”的经济循环流程,从而对摩尔定律产生挑战。“原本的市场是你只需制造几种产品,但是每样的销量都有非常巨大的规模,”里德称,“新的市场里,你需要制造巨多种类的产品,每种只能买个几十万件,所以,只有在设计和生产非常便宜的情况下才可以持续下去。”

而现实生产中,将不同的技术放到同一设备中和谐运行简直就是噩梦,鲍特姆斯称:“要将不同的配件,不同的材料、电子、光子等,打包到一起和谐运行,需要新的架构、新的模拟、新的开关等等来解决。”

对于那些能源管理的特殊功能电路,设计的流程更是无比缓慢和昂贵。在加州大学伯克利分校,电子工程师阿尔伯托·圣乔瓦尼-文森特利(Alberto Sangiovanni-Vincentelli )及其团队正在对此进行改变,他们觉得人们应该通过组合各种现有的带有各种功能的电路创造新的设备,“就像搭乐高积木。”阿尔伯托说,其挑战就在于如何让这些积木搭起来之后能够各自运营工作,但是“如果你使用旧的设计方法的话,成本就太大了。”

芯片商如今最关心的可能就是成本问题了,“摩尔定律的终结不是技术问题,而是经济问题。”鲍特姆斯说,包括英特尔在内的一些公司,依然试图在达到量子效应之前继续缩小元件体积,但是,产品缩得越小,成本越高。

每次产品体积缩小一半,生产商就需要全新的更准确的影印石版机器。如今,建立一条全新的生产线往往需要投入几十亿美元,这个成本仅有少数几家厂商可以承受。而由移动设备带来的市场碎片化,使得筹集这样的资金更加困难。“一旦下一代的每晶体管成本超过现有的成本,产品更新就会停止。”很多业内人士认为,半导体行业已经非常接近这个“产品更新停止”的阶段。

是的,过去十年芯片行业成本的提升导致了企业间大量的重组并购,如今,世界上绝大多数的芯片生产线都属于少数几家企业比如英特尔、三星和台积电等,这些芯片制造巨头与原材料和设备供应商的关系密切,互相之间也开始协调发展,世界半导体协会制造的行业研发蓝图也因此不再至关重要。

美国的行业研究机构src曾经长期支持行业发展蓝图,但是,三年前,src对此热情不再,“因为我们的会员公司觉得这个蓝图没那么有用了,”src的副总裁斯蒂文·希勒尼斯( Steven Hillenius)表示。src和美国半导体行业协会SIA一起,希望推动更加长期的、基本的研究日程,并且争取获得联邦基金的支持,最好是通过去年七月白宫发布的“国家战略计算倡议”(National Strategic Computing Initiative)。

src和SIA自己的研究日程于去年九月份发布,提到了未来行业面临的几大问题,首先是能源效率——特别是“物联网”带来的耗能比较大的各类智能传感器;其次设备联网也是同等重要,连接云端的各类设备互相沟通需要大量的带宽;最后是安全性,src和SIA呼吁行业开发新的抵御网络攻击和数据盗窃的安全措施。

英特尔的高级微处理器研究负责人谢加·博卡尔(Shekhar Borkar)对这一切却持乐观态度,他说:“虽然由于硅晶片的指数级增长无法持续,摩尔定律正在走向终结,但是,从消费者的角度来说,摩尔定律的含义其实表达的是他们将产品买到手中获得的价值每两年在翻番,从这个意义上讲,只要这个行业不断为设备增加新的功能,摩尔定律就能持续下去。”

“而且,各种想法都已经有了,我们要做的只是去实现它们。”

(本文整合自腾讯科技、雷锋网)

20160630000123