EDN首页   博客首页

日志档案

发表于 2008-7-10 16:38:00

1

标签: 无标签

nc-verilog在batch mode下保存仿真波形


建立一个文件,名为startup.tcl。然后编辑此文件,输入
  probe -create -shm -database my_base_name -all -depth 2
  run

然后运行ncverilog:
  ncverilog +ncinput+startup.tcl ...

解释:
  ncverilog仿真时会创建shm格式的数据库my_base_name,保存所有层次深度为2以上的信号。
  -depth 2  - 可省略,缺省深度为1。
  -database base_name  - 可省略,缺省建立ncsim.shm的数据库。
  -all  - 可用指定的信号代替。如,tb.*。
  -shm  - 可用换为vcd,evcd格式。
 

系统分类: CPLD/FPGA   |   用户分类: ASIC DESIGN   |   来源: 整理   |   【推荐给朋友】   |   【添加到收藏夹】

    阅读(229)    回复(0)  

投一票您将和博主都有获奖机会!