标签： 信号发生器  

正弦信号发生器的设计

《正弦信号发生器设计》

一、系统方案

1、设计要求

(1)基本要求

（1）正弦波输出频率范围：1kHz～10MHz；

    （2）具有频率设置功能，频率步进：100Hz；

    （3）输出信号频率稳定度：优于10^-4；

    （4）输出电压幅度：在

（5）失真度：用示波器观察时无明显失真。

(2)发挥部分

在完成基本要求任务的基础上，增加如下功能：

（1）增加输出电压幅度：在频率范围内 负载电阻上正弦信号输出电压的峰-峰值V_opp=6V±1V；

（2）产生模拟幅度调制(AM)信号：在1MHz~10MHz范围内调制度m_a可在10%～100%之间程控调节，步进量10%，正弦调制信号频率为1kHz，调制信号自行产生；

（3）产生模拟频率调制(FM)信号：在100kHz~10MHz频率范围内产生10kHz最大频偏，且最大频偏可分为5kHz/10kHz二级程控调节，正弦调制信号频率为1kHz，调制信号自行产生；

（4）产生二进制PSK、ASK信号：在100kHz固定频率载波进行二进制键控，二进制基带序列码速率固定为10kbps，二进制基带序列信号自行产生；

（5）其他。

2、总体设计方案

采用直接数字合成（Direct Digital Synthesizer）方案。DDS 的原理框图如图1-1所示。。

图1-1 DDS原理框图

DDS技术频率分辨率高、转换速度快、信号纯度高、相位可控、输出信号无电流脉冲叠加、输出可平稳过渡且相位可保持连续变化。

采用FPGA＋DAC来实现DDS。这样通过FPGA在数字域实现频率合成然后通过DAC形成信号波形。由于信号都是由FPGA在数字域进行处理，可以很方便的将FM和AM等调制在数字域实现。所有调制电路的功能都由FPGA片内的数字逻辑电路来实现，整个系统的电路设计大为简化，同时由于数字调制避免了模拟调制带来的误差和干扰，大大提高了调制的性能，而且硬件电路设计的软件化，使得电路设计的升级改进工作大为简化。

一、       总体设计

1.    总体设计

（1）    系统框图如图2-1

图2-1 总体设计框图

  （2） 单片机小系统

单片机小系统由AT89S51和键盘构成。负责用户的交互和整个系统的控制。

  （3） DDS及调制电路模块

    DDS及调制电路模块由FPGA和DAC构成。FPGA负责在数字域实现正弦波（载频）的合成、FM和AM调制信号（经过离散化的）的合成产生ASK和PSK的调制信号并完成ASK、PSK的调制和FM、AM调制，然后控制DAC输出波形。

  （4） 滤波及放大电路

2.    理论分析与参数设计

  （1） 载频参数计算

本题要求：输出频率范围是1KHz～10MHz，频率步进是100Hz，频率稳定度优于10^-4，信号波形无明显失真。根据题目要求采用模拟公司的DDS集成芯片AD9850。AD9850由DDS电路、数据输入寄存器、频率相位数据寄存器、高速D/A转换和比较器组成。其中高速DDS电路又由32位相位累加器和正弦查询表组成。AD9850系统时钟的最高频率可达180MHZ。为了提高系统的电磁兼容能力。AD9850内部集成了一个6倍频器，降低了所需外接时钟频率。若外部介入的参考频率选用20MHz，则经AD9850内部6倍频后，系统时钟频率相当于120MHZ。输出正弦波频率为

M称为频率控制字，N为相位寄存器的位数。DDS的最小分辨率为

  ，

这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所以有

实际工作频率小于 /3时较合适。

题目要求波形频率范围为1KHz～10MHz,步进为100Hz,因此我们的参考时钟频率选择为50MHz。则频率分辨率为

最高输出频率为

（2） AM调制参数设计

本题要求：产生1KHz的正弦调制信号；调制度在10％和100％之间程控调节，步进10％。

系统采用一个10bit的控制寄存器来保存调制度。其离散间隔为1/1024，高于步进10％的要求。调制度可以由用户自行设置，也可以用按键以1％或10％步进调整。

本系统中，正弦调制信号的频率并是不固定于1KHz，而是可以由用户随意设定，由一个独立的DDS产生，其频率范围由1Hz到10MHz

（3） FM调制参数设计

本题要求：产生1KHz的正弦调制信号；调频产生最大频偏为5kHz/10kHz两级程控调节。

系统产生的正弦调制信号的频率也可以由用户随意设定（与AM调制相同）。最大频偏扩展为5kHz/10kHz/20kHz三档。

（4） 滤波电路参数计算

本题要求：输出最大频率为10MHz的正弦波。

由于最终方案采用DAC输出，而DAC的转换频率为75MHz，故需要一个截止频率在10MHz和75MHz之间的 低通滤波器。然而DAC的转换并不是理想的，输出信号的谐波干扰主要集中在二次谐波，所以我们选取截止频率为18MHz的有源二阶巴特沃兹低通滤波器，来保证达到题目要求。

  （5） 放大电路参数计算

本题要求：输出的正弦信号在接50Ω负载时能有6V的峰峰值。

DAC（包括电流-电压转换）输出只有约1V的峰峰值，故在后级需要进行电压放大。我们使用了具有两倍电压增益的滤波器，在滤波的同时进行两倍的电压放大，然后再使用一片具有较大带载能力的运放做三倍电压放大，为了避免出现自激，实际中采用三倍反相放大。

二、       电路设计

根据总体方案设计，硬件电路应分为，控制模块（单片机开发板）、信号产生模块（FPGA开发板）、DAC模块、AM调制、FM调制电路、滤波部分和放大部分。

控制模块：

控制模块主要由单片机和与之相关的LCD显示以及键盘组成。

信号产生模块：

整个系统的信号生成采用数字方式在FPGA中实现，因此信号产生模块（FPGA开发板）是整个系统的核心。

DAC模块：

如下图，该电路是参考AD9850数据的典型电路设计的。

AD9850生成的模拟信号由IOU、IOUTB端送出，该两端对应AD9850内D/A转换器的差分电流输出端，其满度电流大小由接在R   set端的电阻值大小决定。计算公式为MAX（IOUT）=39.2/R       set。我们通过查AD9850的知道，它允许由IOUT、IOUTB端送出的最大满意电流为20ma，当送出的满度电流值为10ma时，输出信号的无杂散动态范围最好，因而本设计取IOUT=10ma