标签：
无标签
说明：1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合,相同为1,不同为0）来实现。首先来设计底层文件：半加器,再设计顶层文件全加器。
半加器的设计：
半加器表达式：进位：co=a and b
和 ：so=a xnor (not b)
半加器原理图如下：
全加器的设计：
全加器原理图如下：
具体步骤：
（1） 半加器的设计
（2） 全加器的设计
（3） 分配管脚
（4） 编译
（5） 仿真
（6） 下载
（7） 观察结果
详细说明：
半加器的设计
1、 打开MaxplusII 10.2 在开始菜单里选择MaxplusII 10.2项，开始运行MaxplusII 10.2。
2、 新建原理图文件，点击File > New选择Graphic Editor file ,点击OK出现：
3、 输入设计文件
（1）双击原理图的任一空白的处，会弹出一个元件对话框。
（2）在 Sympol Name 栏目中输入 and2 ，我们就得到一个2输入的与门。
（3）将其放到原理图的适当位置。重复操作，在 Sympol Name 栏目中输入 相应名称，放入另外两个元件：非门（NOT）和同或门（XNOR）。
（4）调整好元件位置，将鼠标入到元件的引脚上，鼠标会变成“十”字形状。按下左键，拖动鼠标，就会有导线引出。根据我们要实现的逻辑，连好各元件的引脚。
（5）双击原理图的空白处，打开元件对话框。在Sympol Name栏目中输入 Input , 我们便得到一个输入引脚。点击 OK 按钮，放入原理图。重复操作，给我们的电路加上2个输入引脚。同样，我们给电路加上2个输出引脚。
（6）双击输入引脚，PIN-NAME出现黑色阴影，我们可更改引脚的名字。我们分别给2个输入引脚取名 a ，b。同样输出引脚取名co，so，完成原理图绘制。
4．保存文件。File > Save,或点工具拦上的存盘符号。把文件保存为h_adder.gdf。(路经中不要有中文字符，Automatic Extention选 .gdf),点击OK。
5．把文件设为当前文件。File > Project > Set Project to Current File。
MaxplusII 10.2的标题将显示新的项目名字。
6．检查编译
（1）先指定下载编译的芯片型号：点击Assign > Device出现：
注意：要把Show Only Faster Speed Grades前的钩去掉，否则看不到EP1K30QC208-2。
在Device Family中选择ACEX1K。
在Device中选择EP1K30QC208-2。
（2）编译（方便后面操作）。
File > Project > Save&compile
（2）指定芯片管脚。
Assign > Pin/Location/Chip. 在Node Name中填写要指定端口的名称.Pin中填写芯片管脚号,在Pin Type中选择输入输出属性.
依次指定好a,b,so,co端口管脚,如下图
（3）再编译文件File > Project > Save&compile
7.波形仿真 此过程主要用软件来仿真设计结果,看是否符合逻辑
（1）打开波形编辑器MaxplusII > WaveForm Editor
（2）载入端口 在波形编辑器的界面下点击 Node > Enter Node From SNF
点击List,将出现端口列表,默认是选择全部,点 => 将信号加入到SNF文件中,点OK.
（3）添加激励信号
设置结束时间File > EndTime
设置网格大小Options > GridSize
按下鼠标左键,拉上你要加的激励信号.
(4) 仿真文件File > Project > Save&simulate
弹出保存窗口,保存为h_adder.scf(Automatic Extention选 scf)
点OK进行仿真
点确定,再点Open SNF,出现仿真后波形
验证观察结果
8. 为设计顶层文件创建底层半加器模块文件：h_adder。在原理图设计文件界面，在 File 菜单下，点击File > Create Default Symbol命令,等待文件（h_adder.sym）创建完成。可以通过通过 File =>Open查看。
全加器的设计
1.基本步骤同上，注意在添加半加器模块前，需要将半加器项目设计内的文件：h_adder.sym和 h_adder.gdf复制到全加器项目设计文件目录内。
在完成了原理图设计，管脚分配，编译仿真后就可以进行下载配置。
2.用并口延长线连接计算机机箱并口和实验箱并口插座，用JTAG延长线连接通用编程模块下载接口插座和配置模块核心芯片下载接口插座，接通实验箱电源，将实验箱电源按钮APW1,APW2按下，电源指示灯PL0-PL4亮。
3.点MaxplusII > Programmer出现,选择ByteBlaster[MV]后，进行下载配置设置（注意只有在点MaxplusII > Programmer后才能出现设置选项）
（1）.pof文件生成。在上图所示窗口中点击 File > Convert SRAM Object files,出现
注意在此步骤中必须对Output File Options选择配置器件EPC2LC20，点OK
点击OK，即可生成下载配制文件：f_adder.pof
（2）选择下载编译文件File > Select Programming File,选择f_adder.pof，点OK。
（3）下载线设置。在上图所示窗口中点击 Options > Hardware Setup,出现
点OK
选择ByteBlaster(MV),点OK
（4）开始下载
点击Program,开始下载
将看到红条不断填满状态条,最后弹出下载成功的窗口
将拨码开关CTRL的（2）、（4）、（8）均设置为“ON”。
拨位开关KD1、KD2、KD3分别作为全加器a输入，b输入和进位c输入。LED1、
LED2分别作为全加器进位和全加和。记录全加器的实验结果填入实验报告。灯亮表示‘1’（高电平），灯灭表示‘0’（低电平）。
系统分类:
CPLD/FPGA | 用户分类:
EDA设计(quartus/maxplus) | 来源:
无分类 | 【推荐给朋友】 | 【添加到收藏夹】