广告

乌合麒麟撤回道歉后,终于有人聊技术干货了!14nm + 14nm 如何才能达成“比肩”7nm 性能?

2021-06-29 14:17:01 EDN China 阅读:
在对@乌合麒麟 道歉事件始末发表看法后,严谨的洋葱同学进一步对“ 14nm + 14nm 达成‘比肩’7nm 性能”的问题,从光刻技术的“叠加”、3D堆叠技术这两个角度展开了专业的分析。网友表示终于有人聊些干货了!

昨日,EDN发表的《乌合麒麟撤回道歉,称3D堆叠就是芯片优化技术》一文中,整理了画手@乌合麒麟 道歉事件的始末,分享了部分网友对“14nm + 14nm = 7nm,到底行不行”的看法,还在文末附上了ASPENCORE记者欧阳洋葱同学对整个事件的评论。t0mednc

但严谨的欧阳洋葱同学并不满意只是简单发表看法,他进一步对“ 14nm + 14nm 达成‘比肩’7nm 性能的问题”展开了专业的分析。t0mednc

原文如下:t0mednc

说点题外话,大家就当看个热闹吧,既然说旧工艺的“叠加”,那咱就聊聊叠加嘛。t0mednc

首先还是强调一点,现在所谓的几 nm 工艺,这个几 nm 的数字并不是指晶体管的 gate length(或沟道长度)——很多人对此是存在误解的。比如台积电的 7nm 工艺,晶体管并不存在任何一个物理参数是 7nm。7nm 只是一个代号,你也可以叫它 α nm。14nm、7nm 这样的称谓是历史原因造成的,对此有兴趣的可以看我的文章:为什么说Intel 10nm工艺比别家7nm先进?(上)t0mednc

有关 14nm + 14nm 达成“比肩”7nm 性能的问题,稍带脑洞地说两点,也算是无聊闲扯吧。t0mednc

第一是光刻技术的“叠加”。把光刻比做是一把雕刻刀,用现在的“光刻刀”,只下刀一次的话,其实是无法“雕刻”出你期望的晶体管大小的(包括 EUV),而需要下好几次刀。虽然这个“叠加”和某媒体所说的 14nm + 14nm 并不是同一回事,但反正 14nm 也不是真的 14nm(前面说了,这个数字没意义),所以开个脑洞也没什么。t0mednc

比如说三星的 8nm(8LPP)工艺,这种工艺下金属堆栈部分的最小金属间距是 44nm。我们知道 8nm 工艺,在光刻这道工序上还没有应用 EUV 极紫外光,仍然是 DUV 深紫外光,ArF(argon fluoride)光源本身的波长是 193nm。t0mednc

这把“光刻刀”不够锐啊,咋办呢?要克服衍射效应,“雕刻”更小的图案,业界其实是引入了多种技术的,包括“叠加”的双重曝光、四重曝光(quad patterning)之类的;也就是既然一次刻不出那么高的精度,那就多刻几次(当然还需要配合周边的很多技术)。t0mednc

t0mednc

三星应用的是一种叫 LELE 的技术,也是 DUV 多重曝光的一种技术方向。其过程是这样的(以下资料来自 Wikichip,图片也来自 Wikichip,我只是搬运工;我之前被 Wikichip 警告过一次,所以这里大家多点链接去看看原文吧。。。):t0mednc

首先呢就是像上图这样,要有衬底、图案层(device layer)、硬掩膜(hardmask)。假定我们的目标是 64nm 的金属互联间距,那么 LELE 的步骤大致是下面这张图这样的:t0mednc

t0mednc

这个步骤的大致过程就是光刻胶(photoresist)在 mask 覆盖下曝光,形成需要的图案。t0mednc

第一步,上方有个掩膜图案,在光源照射下,能做出 128nm 的间距(左上图:Litho 1)。第二步,将图案通过第一次蚀刻转到硬掩膜之上——残留的硬掩膜会作为后续步骤的掩膜存在(右上图:Etch 1)。第三步,用另一组掩膜图案和光刻胶,重复该过程,仍采用相同的 128nm 图案间距进行光刻(左下图:Litho 2)。最后,再用硬掩膜和光刻胶作为蚀刻掩膜,二次蚀刻后就在下面的图案层形成了所需的图案(右下图:Etch 2)。t0mednc

由于两次 litho-etch(光刻-蚀刻)操作,就形成了 64nm 的互联间距。t0mednc

不需要去深入研究这个过程,反正知道是通过了两次差不多的操作才达成了 64nm 间距的。其实三星在 8nm 节点上用了 LELELELE,也就是四次上述的 LE 操作。说人话就是要刻最多 4 次,才能刻出所需的精度。t0mednc

当然了,这个过程难度颇大,需要克服的工程难点也很多;而且步骤越多,成本也会越高;所以才需要用更锐的“光刻刀”嘛,比如 EUV 就比 DUV 更“锐”,也就不需要刻这么多次。但像 LELE 这样的操作,是不是可简单认为是某种旧工艺方案的“叠加”呢?(衰。。。说得过去吧。。。t0mednc

第二点是针对这个话题,现在数码圈讨论比较多的 die 的 3D 堆叠。其实当时某媒体(微博)原文说法是“双芯叠加”,“特定的芯片设计方法”。人家也没说是垂直堆叠嘛(虽然感觉“叠”好像直觉上势必得垂直方向了;不管了),更没说双芯必须同等 die size 或同等微架构的比较。而且原文提到了“将叠加性能提升至比肩 7nm 芯片的程度,并且功耗发热也很不错”。性能、功耗、成本分开来谈,还是很好的说法。t0mednc

14nm 芯片只要堆料充分,性能超越 7nm 芯片不成问题啊。比如 Rocket Lake 的 8 核 Intel 酷睿处理器(i9-11900K)性能,肯定比高通骁龙 865 性能强吧。前者是 Intel 14nm,后者是台积电 7nm。这俩就不是一个平台、一个定位,连 14nm 和 7nm 这俩名字对比的维度都不同(或者也可以比 7nm 的 Ryzen 5 5600U。。。)。t0mednc

何况现在很多超算芯片也没用尖端工艺,难道性能还比不上 5nm 手机 SoC 了?这真的在于你堆了多少料,虽然达成同等性能,越早的工艺要付出的成本和功耗会显著增加。(当然工艺代差不能太大,否则会涉及到一些更现实的工程问题)t0mednc

这种对比只在于性能堆料,纯比性能(Performance),根本就没意义;又没比效率、功耗(Power)和成本(Area)。原文只说“功耗发热也很不错”。。。“不错”多含糊。。。是不是。。。t0mednc

至于 3D 垂直堆叠,不管是 Intel Fevoros,还是台积电 CoWoS,芯片 die 堆起来应该可以吧。不过应该不是 compute die 直接叠,而且我估计如果两层 14nm 要达成同代设计 7nm 芯片的性能,可能散热会成问题。所以还是不要垂直堆起来吧,就 die size 做大点,或者多 die 以 side-by-side 的方式封装就好了。。。t0mednc

前一阵 AMD 推的 3D V-cache,前不久才写了篇文章,这篇文章也总结了台积电目前的 3DFabric 封装工艺:把CPU三级缓存堆到192MB,AMD与台积电的合谋t0mednc

以上算纯开玩笑。。。毕竟原文的说法就相当模糊,我们模糊点理解,也没什么问题吧。。。况且海思是做 IC 设计的,就算要做垂直堆叠,也必须与 foundry 厂合作才行,不是自己在家就搞一搞,然后就强于世界的。总体上就是扯。。。t0mednc

补充:声明一下,可能很多人没搞清楚我想表达的东西,我的这篇回答只是个用于课外阅读的科普;本回答提到了如果要说“叠加”的话,在制造和封装层面,哪里可以体现出“叠加”这个词。我并不赞同“双芯叠加”就能让 14nm“比肩”7nm,主要是效率方面。但用 14nm 造性能高于 7nm 工艺的芯片真的不是什么难事,只是功耗发热不对等罢了。而且本回答的第一部分提到光刻的多重曝光,DUV “光刻刀”并不是 14nm 的专属,EUV 也不是 7nm 的专属。DUV 一样可以造 7nm/10nm。。。t0mednc

扩展:

有关于旧工艺需要多大面积来实现新工艺的同等设计。这一点有兴趣的同学可以去看看 Intel 今年桌面酷睿处理器的 Cypress Cove 核心。t0mednc

Cypress Cove 就是个 14nm 工艺的核心,不过其设计是来自于 10nm 的 Sunny Cove(阳光海湾)。或者说 Cypress Cove 实际上是 Sunny Cove 向前移植(backport)的核心。当代不同制造工艺的移植,所需做的工作其实会比较繁琐,包括因为更大的晶体管和间距,布线之类的都可能在性能上表现出差别。t0mednc

其实那些关心旧工艺做个 2x 面积的 die,能不能达成新工艺 1x 的 die 的,可以去研究下 Cypress Cove 和 Sunny Cove 的面积差异。我没仔细去查过,但估计应该可以查到(虽然可能某些报告估计要收费)。。。。。。t0mednc

貌似 Arm 平台也有类似的例子吧。。。。。。t0mednc

网友评论:终于有人聊些干货了!

@HelltoHell:终于有干货了,原文的说法很鸡贼,很废话,主要也是以误导人为目的的。但人那种说法还真……没什么错误……t0mednc

t0mednc

@jusdejude :这篇回答解释的清楚!看完总算对这事儿有点概念了。这么说来,华为微博原文没毛病啊,人转发就更没毛病了啊,那这些数码专家揪着人家画手咬文嚼字到底是他们自己也没搞懂呢,还是借题发挥输出怨气呢?还一堆在那洗比喻贴切的,两杯50度水加一起不等于100度,这类比哪里贴切了?不应该是,两杯烫水加一起实现了另一杯烫水同样的暖身体的功效嘛?t0mednc

@Lee昂昨天:终于有人聊些干货了,谢谢你t0mednc

@负离子3 :因为7nm线路已经足够接近理论上限,本身就需要额外的设计来保障正常工作,使用更大面积的14nm线路来顶一样性能的逻辑门数量,其实也没有需要简单计算的四倍面积之多,两倍都差不多性能了。二来你以为这是堆料,没堆,两边计算单元数量差不多。我们老说新CPU比旧CPU更强,是指在同样的指甲盖上填了更多的电路。这边的事不一样,这边是用两个指甲盖放原来一个指甲盖的东西。三来就是功耗问题,的确理论上会略大,但也就是略大而已,还是因为7nm这东西太接近理论上限了,额外的东西太多。现在的情况是工艺不成熟,设计不合理等原因才是大头,不是原理。四是理论上没有亚空间突破的话,这个叠叠乐就是未来,你一层园林再精巧还是比不过高楼大厦。我们需要的是装入更多计算单元,为了这个我们还发展了更强的电力生产更强的散热工具,所有一切条件都是为了这个核心服务的。t0mednc

责编:Demit0mednc

  • 7nm除了赚吆喝之外,真的没有太迫切的需求!
    很可能又是美国的一个战略忽悠!
    7nm的设备,只要遇到强电子干扰,只有一个“死”字!
    所以,军用不可能用,只能忽悠民用。
    而民用,现在的技术已经足够!
  • 成本是个大问题啊,按理两倍的面积,就消耗更多的加工时间,虽然可行,但价格更贵
EDN China
暂无简介...
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 深圳允许完全自动驾驶车辆上路,主驾无需坐人 据EDN电子技术设计引援央视财经报道,从8月1日开始,《深圳经济特区智能网联汽车管理条例》正式实施,智能网联汽车列入国家汽车产品目录或者深圳市智能网联汽车产品目录,这也让深圳成为了国内首个允许L3级别自动驾驶车辆合法上路的城市。
  • 理想ONE高速起火烧成光架,其1.2T三缸增程器曾被指隐藏 近期,网络平台上发布了一段理想ONE在行驶过程中,车辆出现起火的视频内容。现场拍摄的灭火后图片显示,该轿车过火后仅剩骨架,车辆前部增程器位置受损严重,车辆尾门已经在过火后从车身主体脱落。此前,曾有国内汽车媒体对一台行驶了10万公里的理想ONE的东安1.2T三缸增程发动机进行拆解,被指隐藏暗病。
  • 上海微系统所使用石墨烯纳米带研制出世界上最小尺寸的 非易失性相变随机存取存储器(PCRAM)被认为是大数据时代新兴海量存储的有希望的候选者之一。然而,相对较高的编程能量阻碍了 PCRAM 中功耗的进一步降低。利用石墨烯的窄边接触可以有效降低每个电池中相变材料的活性体积,从而实现低功耗运行。
  • 可解决工业自动化和IIoT挑战的MCU 工业自动化和工业物联网(IIoT)设计人员的性能要求不断变化。就MCU而言,他们希望获得更快的处理速度、更多的内存、更好的连接性和更多的安全功能。
  • 我国建成开通5G基站数达185.4万个 工信部近日透露,截至2022年6月底,中国5G基站数达到185.4万个,其中二季度新增基站近30万个,已建成全球规模最大、技术领先的网络基础设施,实现“县县通5G、村村通宽带”。。
  • 第三代半导体——碳化硅材料之制程与分析 SiC功率电子是加速电动车时代到来的主要动能。以SiC MOSFET取代目前的Si IGBT,不仅能使电力移转时的能源损耗降低80%以上,同时也可让芯片模块尺寸微缩至原本的1/10,达到延长电动车续航里程及缩短充电时间的功效。
  • 开源软件真的可靠吗? 乍看之下,采用开源软件似乎是个不错的办法,但归根究底,开源软件有几个特性可能会使其变得“邪恶”...
  • GaN是否可靠? GaN产业已经建立一套方法来保证GaN产品的可靠性,因此问题并不在于“GaN是否可靠?”,而是“如何验证GaN的可靠性?”
  • 国际象棋机器人Chessrobot夹断对手手指,意外还是设计缺 据悉,在7月19日的莫斯科国际象棋公开赛期间,一位7岁小男孩疑似因提前走子犯规手,意外被“对手”国际象棋机器人Chessrobot夹住手指,造成指骨骨折,该事件登上了热搜榜。该男孩是莫斯科9岁以下最强的30位棋手之一。
  • MIT研究人员发现了一种性能比硅更好的半导体材料 硅是地球上最丰富的元素之一,其纯净形式已成为许多现代技术的基础,从太阳能电池到计算机芯片,但硅作为半导体的特性远非理想。现在,来自 MIT、休斯顿大学和其他机构的一组研究人员发现了一种称为立方砷化硼的材料,这种材料可以克服硅的上述两个限制。其为电子和电洞提供了高迁移率,并具有优良的热导率。研究人员表示,这是迄今为止发现最好的半导体材料,在将来也可能说是最好的材料。
  • 增强型GaN HEMT的漏极电流特性 增强型GaN基高电子迁移率晶体管(HEMT)已经采用两种不同的结构开发出来。这两种增强型结构是金属-绝缘层-半导体(MIS)结构和栅极注入晶体管(GIT)结构。MIS结构具有受电压驱动的小栅极漏电流,而GIT则具有脊形结构和高阈值电压。两者也都有一些缺点。MIS对栅极干扰的可靠性较低,阈值电压较低,而GIT的栅极开关速度较慢,栅极漏电流较大。
  • 美国国土安全部(DHS)被曝大量购买和使用手机定位数据 据EDN电子技术设计了解,美国公民自由联盟18日发表最新文件,称美国国土安全部(DHS)使用移动定位数据来追踪人们的行动,据悉美国公民自由联盟发表的记录多达数千页,其规模远远超过之前的认知。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了