QFN封装芯片实现生产测试优化的新方案

0biednc

 0biednc

在对电气性能要求苛刻，对芯片外形尺寸、薄型占位面积都要求尽量小型的应用中，IC设计人员越来越多地使用 QFN封装（Quad Flat No-leads Package，方形扁平无引脚封装）。QFN能直接连接的外围PAD结构、其较大的接地层可以确保热性能和电气性能，不仅如此，QFN还具有非常薄的堆栈高度，这为封装提供了无与伦比的优势，但也带来了一系列新的测试挑战，也就是需要一种更加稳定、可靠且电气“洁净”的测试插座解决方案。0biednc

当逻辑芯片朝着大引脚数、高功耗和越来越大的 BGA（Ball Grid Array）封装结构发展时，另一类元器件却有完全不同的测试要求。对于大多数的模拟、混合信号、电源和射频(RF)元器件来说，功率和引脚数在电气性能和可靠性方面处于次要地位。 这些芯片主要在传统 (>16nm)制程上制造，往往具有少量 I/O 连接和成组的电源连接。芯片制造商为了提高电气性能，同时缩减这些芯片的尺寸、重量和面积，利用QFN的封装技术来实现目标。0biednc

QFN 封装利用传统的引线键合和模塑封装技术来保护硅芯片。其最大优势在于其外围使用了接近芯片级的PAD布局，并结合了较大ePAD或外露Paddle。 由于电气PAD完全包含在模塑封装体的轮廓内，QFN 解决了先前 QFP 和 SOIC封装（Small Outline Integrated Circuit Package：小外型集成电路封装）技术在运用时遇到的操作性和可靠性方面的挑战。将QFN焊接到PCB上时，电气连接路径短，而且除了某些CTE (热膨胀)因素外，非常稳固。由于QFN在矩形封装体的中心有一个比较大的接地区块，它不仅提供出色的电气性能，而且大幅改善了散热性。在QFN ePAD中，IC的热量无需透过封装体向上散发，可以直接向下输送到 PCB上的散热孔中排出，大大地提高了稳定性和电性能。0biednc

为了测试QFN器件，测试操作团队必须平衡其成本目标，即在几十万次的测试动作中仍然保持稳定，可靠的连接以及尽量减少对信号的干扰。在许多情况下，待测芯片(DUT)会有超过 10GHz 或更高的射频（RF）要求，在这种情况下，必须仔细管控电感参数，以及保证足够低的接触电阻。为了平衡这些需求，史密斯英特康(Smiths Interconnect)的“Joule 20”测试插座为测试工程师和测试经理们提供了一个经过验证的成熟解决方案，它平衡了当下QFN封装IC的电气性能较高的目标和大规模量产的生产要求。Joule 20测试采用单件式接触结构，提供非常短的的电路长度和非常低的电感和接触电阻，满足业界对低于 20GHz 测试应用的所有需求。0biednc

另外，机械结构中需要特别考虑的一个关键因素是：用于连接插座和 ATE 测试系统的 PCB板表面PAD的磨损率。由于PCB板的成本非常昂贵，通常超过 50,000至75,000美元，因此测试插座对PAD表面造成的磨损要尽可能的小。如果测试插座造成PAD损坏，测试操作团队可能需要重新电镀 PCB 的表面PAD，甚至需要更换整个PCB。0biednc

相较于同类产品，Smiths Interconnect这款测试插座的金属连接片在弹性体的的轻柔转动，对 PCB PAD的磨损降至最低，可以在几乎零维护的情况下进行数十万次测试。Joule 20测试插座与市场主流的QFN刮擦测试插座解决方案兼容，可在短时间内实现高要求的大量 IC 应用需求。0biednc

0biednc

Joule 20高频测试插座结构细节展示0biednc

 0biednc

该测试插座出色的接触技术和高频能力有效的确保了信号传输的可靠性和完整性。此外，其创新的设计结构可允许拆卸测试插座外壳而无需将其从PCB板上卸下，在设备测试期间仍然可进行清洁和维护工作，从而大大减少了客户设备停机时间并协助提高了测试产量。0biednc

近年来，随着数字时代的加速发展，对新的消费电子产品以及自动驾驶车产生了巨大的需求。芯片更新迭代的速度变得越来越快，功能越来越复杂，这就要求更高的测试可靠性和更少的测试时间以便将产品快速推出市场。0biednc

Smiths Interconnect提供的测试解决方案具有可靠的弹簧探针技术、优化的设计和绝佳的机械性能，可在各种严格的半导体测试应用中表现卓越的质量和可靠性。0biednc