我们这篇文章简单的介绍了DC-Bias的原理并用了一个电容来验证了直流偏置对电容PDN阻抗的影响。

作为三大分立元器件之一的电容，的确身上挂满了title，之前的高速先生文章中也部分描述过它的用途，例如用作电源网络的去耦电容和用作高速串行链路中的隔直电容。今儿我们再普及它的另外一个作用——缝合！

在特定的板材，叠层和线宽线距情况下，小丽仿真出来的这个传输线的损耗曲线有点“弯”，怎么个弯法呢？

一天下午，Chris正愁着下周不知道给大家看点啥文章的时候，百无聊赖中翻翻之前的案例，找到多年之前的一个看起来很正常，揭秘起来又感觉很有趣的高速设计案例，决定拿出来给大家分享下，让我们成千上万的粉丝一起后怕起来···

长通道的阻抗一直往上窜这个事情其实不是个别现象了，相信大多数做高速串行信号的朋友，尤其是做背板系统的朋友都深有体会···

古人云 “三人行，必有我师焉”，这要是换成三个 AI 凑一块儿，那场面，简直太有看头了，谁是吾师也···

今天我们还是从仿真的角度出发，给大家介绍一下哪些因素会影响100G以上信号，这样大家也就知道为什么说100G以上信号的仿真会比较耗时了。

正方形和长方形的连接器，最宽的地方是对脚线，不能只量宽度，否则插不进去···

相比于信号质量本身受到很多因素的影响，导致设计无从下手。串扰不就很简单吗？只要拉开距离了，串扰问题不就解决了吗？

为什么拐角半径小了，会那么影响高频性能呢？