A10芯片拆解：从 20 纳米到 16FF FinFET，SoC优化的不仅是面积！-第7张-EDN电子技术设计

广告

A10芯片拆解：从 20 纳米到 16FF FinFET，SoC优化的不仅是面积！

时间：2016-09-18 来源：Chipworks

7 /9

 

从X射线图片来看，四个模具并不是堆积在一起的，而是分散封装，这样整个封装的厚度就能降到最低。以封装叠加（Package-on-Package，PoP）的方式来封装能够大大降低 PoP 的高度。

从X射线图片来看，四个模具并不是堆积在一起的，而是分散封装，这样整个封装的厚度就能降到最低。以封装叠加（Package-on-Package，PoP）的方式来封装能够大大降低 PoP 的高度。

上一图集：拆解追踪设备Withings Go，低调有内涵？

下一图集：Apple Watch Series 2拆解：外观未变却内有

产业前沿手机设计缓存/存储技术处理器/DSP

广告

 相关文章

鹏瞰TS-PON Gen2芯片，用光协议重塑机器人“神经网络”？

2025松山湖中国IC创新高峰论坛：继续聊聊机器人

 热门图集

这款“平价版Apple Watch”就是小米Mi Watc

近日，知名拆解网站iFixit拆解了苹果公司的专

国外网站ifixit对iPhone XS系列进行了拆解，

几天前，国外知名拆解网站iFixit 放出了全新

广告

