广告

如何在高速数据采集系统中应用超低抖动时钟电路?

2021-09-07 高速射频百花潭 阅读:
本文分析了高速数据采集系统对采样时钟抖动的要求,给出了时钟相位噪声和时钟抖动的转换关系;采用 HITTITE的 HMC1035LP6GE频率综合芯片作为主芯片,设计了时钟生成电路,2500MHz输出时钟抖动测量值90fs(整数工作模式,输入频率100MHz,鉴相频率100MHz,环路滤波带宽127kHz,积分区间[10kHz,10MHz])。对比时钟生成电路在各种工作模式下的性能,给出了对应的设计指南。
文章来源及版权属于高速射频百花潭,EDN电子技术设计仅作转载分享,对文中陈述、观点判断保持中立,不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。如有疑问,请联系Demi.xia@aspencore.com
高速射频百花潭
专注于无线通信 射频微波 高频高速技术。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了