近日，华为又公开了2项芯片相关的发明专利。“一种多芯片堆叠封装及制作方法”和“芯片堆叠封装结构及其封装方法、电子设备”，申请公布号分别为CN114450785A和CN114450786A。EDN电子技术设计小编注意到，本次公开的两项专利与4月5日公开专利申请时间均为2019年，但华为并非2019年才开始布局该技术。

根据 The Information的一份报告，Meta 计划在 2024 年之前发布四款新的 VR 头显，同时，Meta也在积极研发专门用于AI处理的定制加速器芯片，近日外媒报道了该芯片的相关性能。

三星的 UFS 4.0 闪存采用了三星第7代V-NAND技术以及自研主控，顺序读取速度最高可以达到4200MB/s。对比之下，UFS3.0的顺序读取速度一般不超过2100MB/s，可以说性能几乎翻倍。

如果说Wire bonding（引线键合）和Flip-Chip（倒装焊）的Bumping（凸点）提供了芯片对外部的电互连，RDL(再布线)提供了芯片内部水平方向的电互连，那么TSV（穿过硅基板的垂直电互连）则提供了硅片内部垂直方向的电互连。 作为唯一的垂直电互连技术，TSV是半导体先进封装最核心的技术之一。

作为全球最大的半导体代工厂，台积电占据着全球63%的半导体代工市场份额。台积电的发展壮大让日本和美国倍感压力。据《日经亚洲评论》报道称，日本和美国已同意密切合作，推进 2nm 半导体工艺开发和量产。

早在 3 月，有传言称 Apple 选择使用 TSMC 的 CoWoS-S（带有硅中介层的晶圆上芯片）基于 2.5D 中介层的封装，这几乎是许多公司使用的经过验证的技术。但目前网友的猜测被否定了。据半导体封装工程专业人士 Tom Wassick 在twitter分享的一张幻灯片显示，苹果这次选用了 InFO_LI 封装方案。

日前，华为启动了新一轮的“天才少年”招募计划，照片要求为在数学、计算机、物理、材料、芯片、智能制造、化学等相关领域有特别建树并有志成为技术领军人物。华为轮值董事长胡厚崑称是要用世界级的难题，吸引世界级的人才，来共同迎接挑战，推动科学和技术上的进步。

AMD似乎不仅在其CPU和GPU上走小芯片路线，而且现在也在为其下一代AM5主板的芯片组采用了基于小芯片的设计。

IC Repackage移植技术，可从SiP、MCM等多芯片或模块封装体中，将欲受测之裸片，无损伤的移植至独立的封装测试体，避开其他组件的干扰，进行后续各项电性测试，快速找到IC故障的元凶是谁。

昨日OPPO 发布了OPPO K10和OPPO K10 Pro两款手机新品，以及OPPO智能电视 K9x 65英寸和OPPO Enco Air2 Pro两款IoT新品。在手机性能上，OPPO K10系列首次采用双旗舰芯片，OPPO K10 全球首发MediaTek天玑8000-MAX 5G处理器，而OPPO K10 Pro则搭载旗舰级芯片骁龙888 5G处理器，两款芯片均配备UFS 3.1闪存+LPDDR5内存。

比利时研究机构imec开发了一种解决方案，透过扩展其设计—技术协同优化(DTCO)框架，可以估算当前和未来逻辑CMOS工艺技术的能耗、用水量和温室气体排放量。

近日，代尔夫特理工大学 (TU Delft) 和英特尔公司的研究人员在英特尔半导体制造工厂使用替代和先进工艺成功地在28 Si/ 28 SiO 2界面上制造了量子点。他们的论文发表在Nature Electronics上，展示了依靠当前制造设备量产全尺寸量子器件的可行性。