广告

ZYNQ片内pinDelay导入Allegro

2022-09-28 高速射频百花潭 阅读:
DDR设计的时候需要考虑片内延时,那么这数据从哪里来?

    最近设计一款产品的时候,需要用到zynq7015,在参考picozed的设计的时候,他们的原理图中有这样一句话,如下图所示:RWLednc

明确说DDR设计的时候需要考虑片内延时,当时问过专业layout的朋友,他们告诉我这个一般是别人提供的,你只需要导入就可以了。只导入也简单,可这数据从哪里来,没有人能告诉我,问过安富利的FAE他们也没有告诉我哪里有,于是和朋友讨论这个问题,也在手册里面到处找,最后在UG586中看到这样一段:

RWLednc

哈哈,赶紧打开Vivado RWLednc

RWLednc

在最下面一栏Type a Tcl commond here里面输入link_design  -part  xc7z015iclg485RWLednc

RWLednc

然后回车会出现如下界面:

RWLednc

在最下面一行输入write_cvs zynq_pin_delay(这个名字随便起,自己知道就OK)如下图:RWLednc

RWLednc

回车就会生成相关的文件:RWLednc

RWLednc

需要的文件已生成,路径在上面也给出了,可以直接用Excle打开RWLednc

RWLednc

如上图所示的部分。我们简单做下编辑。突然发现这里面的数据不能直接用,因为这里面提供的数据首先单位是ps,然后给出了一个最大值和最小值,还有一些无关的东西。需要注意的是通过Allegro pin delay格式。我这里通过导出ZC706的来参考他们的格式:

RWLednc

PIN DELAY   RWLednc

REFDES     U1RWLednc

DEVICE     SOC_IRONWOOD_FF900   RWLednc

PIN_NAME PIN_DELAY  RWLednc

这里是管脚名和管脚的延时,延时是以mil为单位,那么我们在算的时候,需要根据材质来计算1ps的延时相当于多少mil,  这里需要计算在网上找了下如公式:RWLednc

这里我就按6,现在开始始整理生成的文件,提取出我们需要的数据,其他的我们直接删掉就好。RWLednc

原始格式如下:RWLednc

RWLednc

我们在Max Trace Delay (ps)后面新建一行,来计算最大小的平均值:

在新的栏里输入=(E6+F6)/2回车就能得到平均值RWLednc
RWLednc

可以放心大胆去删掉不要的数据了。 整理好后是介个样子的

RWLednc

      vlookup(lookup_value,table_array,col_index_num,[range_lookup])

table_array表示查找的表格区域;RWLednc

range_lookup表示查找类型,其中1表示近似匹配,0表示精确匹配,一般我们用精确匹配的情况较多。RWLednc

这里需要注意的是,导出的数据,第一列里面有两个空格,在使用的时候要报错,用查找,替换,把空格干掉RWLednc


RWLednc

在导入的右侧得到导出的值,通过两栏的对比就很容易发现值是一样的。至些检查结束!

 RWLednc

责编:Admin
文章来源及版权属于高速射频百花潭,EDN电子技术设计仅作转载分享,对文中陈述、观点判断保持中立,不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。如有疑问,请联系Demi.xia@aspencore.com
高速射频百花潭
专注于无线通信 射频微波 高频高速技术。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了