广告

新思科技携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程

2023-10-19 新思科技 阅读:
多个设计流程在台积公司N2工艺上成功完成测试流片;多款IP产品已进入开发进程,不断加快产品上市时间

摘要:Jg6ednc

  • 新思科技经认证的数字和模拟设计流程可提高高性能计算、移动和AI芯片的产品质量。
  • Synopsys.ai™ EDA解决方案中的模拟设计迁移流程可实现台积公司跨工艺节点的快速设计迁移。
  • 新思科技接口IP和基础IP的广泛产品组合正在开发中,将助力缩短设计周期并降低集成风险。

加利福尼亚州桑尼维尔,20231018新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布,其数字和定制/模拟设计流程已通过台积公司N2工艺技术认证,能够帮助采用先进工艺节点的SoC实现更快、更高质量的交付。新思科技这两类芯片设计流程的发展势头强劲,其中数字设计流程已实现多次成功流片,模拟设计流程也正应用于多个设计项目。这些设计流程在AI驱动型Synopsys.ai™ 全栈式EDA解决方案的支持下,大大提升了生产率。新思科技针对台积公司N2工艺开发的基础IP和接口IP将有助于降低集成风险,并加快高性能计算、AI和移动SoC的上市时间。此外,包括新思科技DSO.ai™在内的新思科技领先AI驱动型芯片设计技术,还能加速基于N2工艺的芯片设计,从而提高芯片的功耗、性能和面积。Jg6ednc

台积公司设计基础架构管理事业部负责人Dan Kochpatcharin表示:“台积公司和新思科技的长期合作,实现了先进SoC设计领域的高设计结果质量,以及更快速的上市时间。我们与新思科技等设计生态系统合作伙伴密切合作,为台积公司先进的工艺技术提供全面、一流的解决方案,能够以显著的技术优势满足我们共同客户在高性能应用领域的芯片需求,并为不同工艺节点间的设计快速迁移提供成熟的路径。”Jg6ednc

新思科技EDA事业部战略与产品管理副总裁Sanjay Bali表示:“针对台积公司N2工艺开发的数字和模拟设计流程代表着新思科技在EDA全栈式解决方案上的重大投入,致力于帮助开发者快速启动N2工艺设计,为他们的SoC带来更出色的功耗、性能和芯片密度,进而建立产品的差异化优势并加速产品上市时间。我们与台积公司携手在每一代台积公司的工艺技术上紧密合作,不断精进我们全球领先的EDA和IP解决方案,以满足客户的创新需求并增强其竞争力。”Jg6ednc

高效复用跨工艺节点的设计Jg6ednc

新思科技的模拟设计流程在台积公司先进工艺上实现了节点之间的设计高效复用。作为经认证的EDA流程的一部分,新思科技提供可互操作的工艺设计套件(iPDKs)和新思科技IC Validator™物理验证,用于全芯片物理签核。Jg6ednc

上市资源Jg6ednc

经认证的新思科技EDA流程现已上市。Jg6ednc

更多资源:Jg6ednc

关于新思科技 Jg6ednc

新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)是众多创新型公司的Silicon to Software™(“芯片到软件”)合作伙伴,这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第15大软件公司,新思科技长期以来一直是电子设计自动化(EDA)和半导体IP领域的全球领导者,并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是先进半导体的片上系统(SoC)开发者,还是编写需要最高安全性和质量的应用程序的软件开发者,新思科技都能够提供您所需要的解决方案,帮助您推出创新性、高质量、安全的产品。如需了解更多信息,请访问http://www.synopsys.com/aiJg6ednc

 Jg6ednc

责编:Franklin
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了