广告

创意电子发布晶粒对晶粒 (GLink 2.0) 全方位解决方案(图文)

2021-09-03 阅读:
GLink 2.0 能完整相容GLink 1.0,在相似功耗的表现下,每条信道的传输速度、边界与面积效率都可扩增为两倍。

GLink 2.0 延续上一代 GLink 1.0 产品的特色,可支持 InFO_oS 与所有类型的 CoWoS® (包括硅中介层与有机中介层)。GLink 2.0 能完整相容GLink 1.0,在相似功耗的表现下,每条信道的传输速度、边界与面积效率都可扩增为两倍。GLink-2.0 能在 1 毫米边界上,以 1.3 Tbps 速度传输全双工流量,以最有效的方式运用稀少的晶粒边缘资源。业界多家主要 AI 与网通客户已在新一代产品中导入 GLink 2.0,预计自 2023 年起量产。Q4Nednc

 Q4Nednc

GLink 1.0Q4Nednc

GLink 2.0Q4Nednc

每信道速度Q4Nednc

8 GbpsQ4Nednc

16 GbpsQ4Nednc

边界效率 (全双工)Q4Nednc

0.7 Tbps/mmQ4Nednc

1.3 Tbps/mmQ4Nednc

面积效率 (全双工)Q4Nednc

0.8 Tbps/mm2Q4Nednc

1.6 Tbps/mm2Q4Nednc

GLink 2.0 功耗比其他采用封装基板之 XSR SerDes 方案低 2 倍以上,以每 10 Tbps 的全双工流量计算,GLink 2.0 功耗比其他基于 SerDes 方案减少 10 到 15 瓦,占用的面积与边界范围也减少 2 倍以上。此外,SerDes 方案消耗恒定功率,因此无论实际数据传输量降低或闲置,功耗仍维持不变。GLink 并行总线是依据实际数据传输量决定功耗,甚至可透过数据总线反转 (DBI) 以减少数据切换率,进一步降低功耗。如此一来,与 SerDes 方案相比,实际工作负载的功耗可减少 10 至 20 倍。Q4Nednc

GLink IP 包含模拟与数字部分,其接口可直接与用户接口或 AXI 等常见总线连接。透过异步 FIFO,允许各种比例的传输与接收频率,从而提高系统灵活性。GLink 内含链接训练 (Link Training) 硬件状态机器和运行期间自动电压-温度变化追踪,用户不需额外透过软件操控。不论是在生产测试或实际运作期间,GLink 皆可使用备用信道替换故障信道。另外 proteanTecs 的通用芯片遥测 (Universal Chip Telemetry, UTC) 技术已经整合至 GLink 物理层,可在正常运作期间监控每个实体信道的讯号质量,决定是否要以备用信道替换讯号质量较差的信道,以防止系统失效并延长产品寿命。Q4Nednc

除上述的 GLink 2.0,GUC 也正在开发下一代的 GLink 解决方案,将采用台积电 5 纳米与 3 纳米技术生产,可实现功耗相近、零错误的 2.5 Tbps/mm 全双工流量,预计于 2021 年第 4 季及 2022 年第 1 季正式推出。Q4Nednc

创意电子总经理陈超乾博士表示:「5G 与 AI 为数字转型奠定基础,支持智能联网、数据中心与边缘运算/智能物联网等应用,其重要推手包括 HPC 平台、2.5D/3D 先进封装、特殊应用集成电路 (ASIC) 以及可扩充的处理器等。透过 GLink 2.0 的完整硅验证,创意电子承诺提供最具竞争力的先进封装技术解决方案,为数字转型做出贡献。我们提供业界领先的 HBM2E/3 物理层与控制器、GLink 2.5D 与 3D 晶粒对晶粒接口、CoWoS 与 InFO_oS 先进封装设计与制造、电气与热力仿真、DFT 与生产测试。」Q4Nednc

创意电子技术长 Igor Elkanovich 表示:「我们开发出满足功耗大于 1000 瓦与超大面积 ASIC 的严苛要求之 GLink IP,我们测试了所有不同运作条件下的可靠与稳定性,即便是在最严苛的运作场景下,GLink 2.0 仍能维持零错误传输。基于对台积电 2.5D 与 3D 先进封装技术的深度了解,我们开发出带宽最大、功耗最低的晶粒对晶粒接口,并致力在维持低功耗与低延迟的前提下,每年提升两倍的带宽密度,以打造未来的 CPU、GPU、DPU、AI 与网络处理器。」Q4Nednc

GLink 2.0 重要特色:Q4Nednc

  • 每 1 毫米边界可达到全双工 1.3 Tbps 流量
  • 0.3 pJ/bit (亦即每 1 Tbps 的全双工流量,功耗只需 0.3瓦)
  • 在所有 PVT corner、变动的电压与温度及高噪声下实现零错误运作
  • PPA 相较于使用封装基板之 SerDes 方案的优势
    • 功耗减少 2 倍以上
    • 面积与边界减少 2 倍以上
    • 无误码、不需 FEC、链接层与数据交易层
    • 端对端延迟减少 2 至 3 倍
  • 支持 InFO_oS 与所有类型的 CoWoS (包括硅中介层与有机中介层)
  • 面积小、功耗低,可进行高传输率互联,打造高达 2500mm2 的多晶粒 CoWoS 与 InFO_oS 解决方案

深入了解创意电子的 GLink IP 与 InFO/CoWoS 全方位解决方案Q4Nednc

若要进一步了解相关信息,请直接联络您的创意电子销售代表,或是寄送电子邮件至 guc_sales@guc-asic.comQ4Nednc

关于创意电子 Global Unichip Corp. (GUC)Q4Nednc
创意电子是先进客制化 IC 领导厂商,使用最先进的制程和封装技术,为半导体产业提供领先的 IC 设计和 SoC 制造服务。公司总部位于台湾新竹,在中国、欧洲、日本、韩国和北美均设有分支机构,并在全球各地享有盛誉。创意电子在台湾证券交易所公开交易,代号为 3443。更多相关信息请参阅 www.guc-asic.comQ4Nednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了