广告

Codasip采用Imperas技术来强化其RISC-V处理器验证优势

2021-11-25 阅读:
该合作支持双方去实现提供业内质量最佳RISC-V的共同愿景

中国上海20211125——RISC-V验证解决方案的领导者Imperas Software Ltd.和领先的定制化RISC-V处理器半导体知识产权(IP)内核供应商Codasip日前联合宣布:Codasip已为其IP设计引入了Imperas参考设计和Imperas DV解决方案。Codasip已在处理器验证方面进行了巨大的投入,以提供业界最高质量的RISC-V处理器。qWXednc

qWXednc

Codasip在其DV测试平台中集成了Imperas黄金参考模型,以确保实现高效的验证流程并能够适应多样化且灵活的功能和选择项,同时可在未来内核产品的整个路线图上进行扩展,以实现对功能质量的严格保障。qWXednc

RISC-V是一种模块化架构,它可提供由许多不同基本指令、标准可选扩展项和自定义指令构成的组合,这引起了业界对RISC-V实现方法和碎片化风险的担忧。Codasip的内部测试已经采用了一个内部的具有精确指令的模型、多个直接和随机测试源(可由内部和外部提供),以及多种不同的技术来检查和确保处理器的符合性。Imperas的可配置参考模型已经经过了全面的测试,并能实现所有的配置选项,来支持这种综合解决方案。qWXednc

位于法国索菲亚科技园(Sophia-Antipolis)的Codasip工程团队已专精于处理器领域多年,非常了解不断演进的RISC-V规范所带来的挑战、完整的Codasip处理器IP产品组合、各种扩展选项和可配置功能、以及未来路线图计划等。Imperas解决方案被业界认为是支持可运营工作负载和规模要求的理想选择。Codasip工程团队围绕Imperas RISC-V参考模型设置了基础架构和测试框架,以有效地测试所有配置,并能够接纳路线图上的新功能。qWXednc

Codasip验证总监Philippe Luc表示:“Imperas在RISC-V仿真技术和处理器验证方面是行业先驱。虽然处理器验证并不是一个新问题,但问题是市场上众多RISC-V供应商带来了各自的定制化方案和不同的验证等级或一致性方案,从而使客户自然而然地对RISC-V的质量和碎片化问题都产生了担忧。Codasip团队对自己严格的验证方法感到非常自豪,通过将Imperas的参考设计和解决方案纳入到我们质量流程中并成为其中一个重要组成部分,则进一步扩大了我们的差异化优势。Imperas的独立性、声誉和技术实力让我们的客户更加放心,因为我们的组合能够提供业内最佳的RISC-V处理器。”qWXednc

Imperas Software Ltd首席执行官Simon Davidmann补充道:“Codasip为RISC-V市场提供了一系列处理器解决方案,它们可以帮助各种应用去优化性能。该处理器IP的设计验证是Codasip在向下一代IP发展时,继续提供最高质量处理器的基础。每项附加的、可选的功能都会使验证工作量增加一倍。Imperas提供的解决之道是通过使用仿真将持续集成/持续开发工作应用到一个复杂的处理器DV环境中,从而支持Codasip的开发,并在不影响可选功能的情况下提供效率优势。Imperas和Codasip有一个共同的愿景,即提高RISC-V的质量是其成功的关键。”qWXednc

供货qWXednc

用于Codasip的Imperas RISC-V参考模型现在已可向客户和合作伙伴供货,用于其软件开发并作为其虚拟平台的基础。qWXednc

RISC-V峰会和设计自动化大会(DAC)两大行业活动将于2021年12月6日至8日在加利福尼亚州旧金山同场举行。Imperas是2021 RISC-V峰会的钻石赞助商,如希望了解有关主题演讲内容、安排会谈和申请演示,请访问此链接qWXednc

Codasip是2021 RISC-V峰会的白金赞助商,如希望了解Codasip的参会情况、主题演讲内容和其他展示,以及安排与我们团队会面,请访问这里qWXednc

关于ImperasqWXednc

Imperas是一家领先的RISC-V处理器模型、硬件设计验证解决方案和软件仿真虚拟原型的供应商。Imperas和开放虚拟平台(Open Virtual Platforms,OVP)携手推广开源模型,可满足各种处理器、IP供应商、中央处理器(CPU)架构、系统IP以及处理器和系统的参考平台模型的需求,覆盖了从简单的单核裸金属平台到支持SMP Linux的全异构多核系统。所有模型均可从Imperas的网站www.imperas.com开放虚拟平台OVP网站上获得。qWXednc

有关Imperas的更多信息,请访问www.imperas.com。可在LinkedIntwitter、@ImperasSoftware和YouTube上关注Imperas。qWXednc

关于CodasipqWXednc

Codasip提供领先的RISC-V处理器IP及高级处理器设计工具,可为芯片设计人员提供RISC-V开放指令集架构(ISA)的所有优势,以及独有的对处理器IP进行定制的能力。作为RISC-V国际基金会的创始成员之一,以及LLVM和基于GNU处理器解决方案的长期提供商,Codasip致力于推动嵌入式处理器和应用处理器的开放标准。公司创立于2014年,总部位于德国慕尼黑市;Codasip目前在欧洲有多个研发中心,在中国设有分公司,其销售代表覆盖全球。如希望更深入了解我们产品和服务,请访问www.codasip.com,如希望获得有关RISC-V的更多信息,请访问www.riscv.orgqWXednc

所有商标或注册商标均为Imperas Software Limited或其各自所有者的财产。qWXednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 中芯国际拟5.313亿美元向国家集成电路基金转让中芯深 中芯国际在港交所公告,中芯控股同意向国家集成电路基金 II 转让深圳合资协议项下5.313亿美元(占中芯深圳股权的22%)。中芯国际表示,通过订立新深圳合资协议,有利于进一步优化中芯深圳股权结构,整合各方优势资源,为加快中芯深圳的业务发展奠定基础,从而推动公司的可持续发展。
  • 莱迪思sensAI 4.1工具和IP将低功耗FPGA变为网络边缘智 网络边缘设备的爆发式增长推动着新应用的开发,这些应用可以将大量原始数据转化为有用的、可操作的信息,便于实时决策。莱迪思sensAI 4.1解决方案集合提供即用的AI/ML工具、IP核、硬件平台、参考设计和演示以及定制设计服务,将网络边缘设备和应用快速推向市场。
  • 芯原图像信号处理器IP获得汽车功能安全标准ISO 26262 通过该认证将加速芯原在电动汽车和自动驾驶等汽车领域的战略布局
  • Speedster7t FPGA芯片中GDDR6硬核控制器详解 为了适应未来硬件加速、网络加速对片外存储器的带宽需求,目前市面上的高端FPGA主要采用了两种解决方法。第一种最常见的就是HBM2高带宽存储器,第二种是GDDR6存储器。
  • 三星宣布芯和半导体成为其SAFE EDA合作伙伴 在本月刚结束的三星半导体先进制造生态系统SAFE 2021论坛上,全球第二大晶圆厂——三星全面介绍了其在技术研发和生态系统的最新进展,并正式宣布芯和半导体成为其SAFE-EDA生态系统合作伙伴。
  • 合见工软发布一站式电子设计数据管理平台UniVista ED 中国 上海 2021年11月23日——上海合见工业软件集团有限公司(简称合见工软)近日推出一款融合电子系统研制流程、技术与管理实践的差异化一站式电子设计数据管理平台及应用解决方案UniVista EDMPro(简称:EDMPro)。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了