广告

缓冲放大器设计

2018-08-28 Dennis Feucht 阅读:
缓冲放大器设计
在利用一个运放就可以轻松实现缓冲器的今天,为什么还要使用分立电路来设计缓冲器?通过巧妙独特的设计,分立元件构成的电路可以获得更高的性能,比如数百兆赫的带宽,偏移误差低至10mV,偏移漂移低至10μV/℃。本文介绍一种采用较少分立器件而实现高性能的匹配晶体管缓冲器设计,并提出一些优化缓冲器设计的细微技巧。

x1电压放大器或“缓冲器”是模拟设计的标准构建模块。本文介绍了一种元器件数量少的高性能分立式匹配晶体管缓冲器的设计,并涵盖优化其设计的一些细节。xPSednc

在用一个运算放大器就可以轻松实现缓冲器的时代,为什么要使用分立电路?当高精度和最小空间不是特别重要的指标时,零件成本为50美分的双JFET放大器足以满足性能要求,它可提供数百兆赫的带宽,偏移误差仅10mV或更低,漂移为10μV/oC或更少。通过应用创新,分立元件电路也可以获得良好的性能,即使运算放大器过时仍然可以使用。缓冲器也可以成为设计库的一个重要部分。xPSednc

缓冲放大器电路

x1电压放大器的设计目标是实现这样的理想电压放大器:无限大的输入阻抗、零输出阻抗和线性度。为了实现高输入阻抗,使用JFET而不是BJT,如图1的缓冲电路所示。xPSednc

DI5-F1-201809.pngxPSednc
1:为了实现高输入阻抗,使用JFET而不是BJT。xPSednc

离散JFET器件可从多家供应商获得,包括:xPSednc

  • ·Linear Systems
  • ·仙童(现在的安森美半导体)
  • ·飞利浦(现恩智浦)
  • ·东芝
  • ·Vishay Siliconix

尽管单封装双器件(如2N3958、2N5196~2N5199,以及2N5564~2N5566等)在热跟踪方面具有优势,为降低成本,我们还是选择离散JFET器件。低端的双器件价格每个大约4.50美元,最好的则超过40美元。如果您可以承担额外的成本,可以选择价格贵的双器件,因为它们的热跟踪性能优于离散JFET。xPSednc

设计缓冲器所需要的一些离散N沟道JFET的替代器件包括2N5484~2N5486。2N5485的成本约为每个0.20美元(批量采购数百个时)。其漏极电流的标称设计值在4~10mA规定范围内,中值为IDSS = 7mA(IDSS为ID@VGS = 0V)。此外,选择了两个JFET以便使用曲线跟踪器进行匹配。可以通过人工将它们分类为匹配的IDSS箱,每对花费不到一分钟的时间,产生的额外成本为0.10美元(按照美国劳动力成本计算)。xPSednc

接下来,选择一些标准电源电压:VDD = +12V,VSS = -5V。这些电源电压在桌面电脑和仪器中都很常见。xPSednc

失调电压

匹配JFET的第一个设计特征是匹配晶体管的静态(dc)跟踪。如果底部晶体管QL的栅极连接到其源极,则VGS = 0V,漏极电流为IDSS。如果相同的电流通过QU(带有开路负载),那么由于它是匹配的,其VGS也是零,并且输入到输出之间没有电压失调。xPSednc

这一绝妙的设计技巧还可以通过将JFET工作点设置为零TC点来改善,其中具有给定ID的VGS的热漂移在整个温度范围内是最小的。对于JFET,零漂移VGS比夹断电压高约0.8V。VGSZ的值是各种温度的ID线相交的地方。对于2N5485,这大约为-1.2V,比-2V左右的夹断电压高约0.8V。2N5485(Siliconix)的曲线如图2所示。xPSednc

DI5-F2-201809.pngxPSednc
图2:2N5485(Siliconix)的曲线图。xPSednc

使用这些值,Rsl = Rsu = Rs = 1.2V/5mA = 240Ω,容差为5%。Rsl上的压降在波形路径中通过匹配电阻器Rsu上的类似压降进行补偿。为了更好地匹配,这些电阻的容差可以是1%。xPSednc

热失真

随着输入电压的变化,两个JFET的功耗也会发生变化。功率的变化引起硅温度的变化,这会导致放大器响应中产生热感应电噪声或“热”。这种“噪声”与波形有关,最好视为热失真。通过设置JFET最大功耗的工作点(op-pt或偏置)可以使JFET的功耗最小,而无需改变输入(即在op-pt点)。功率的变化(我们希望最小化)在峰值功率附近最小,其中抛物线的导数值或斜率最小。xPSednc

让JFET的工作点 - 静态偏置电流为I0。那么上、下晶体管消耗的功率为:xPSednc

DI5-E1-201809.pngxPSednc

而且:xPSednc

DI5-E2-201809.pngxPSednc

其中vL是RL上的负载电压。功耗的差为:xPSednc

DI5-E3-201809.pngxPSednc

图3是利用MathCAD汇制的功耗图。xPSednc

DI5-F3-201809.pngxPSednc
图3:利用MathCAD汇制的功耗图。xPSednc

ΔpD最大时,功率随vL的变化最小,这是使热失真最小所需要的。最大差分功率时的vL值为:xPSednc

DI5-E4-201809.pngxPSednc

另一个感兴趣的电压是pu与pl相等时。在ΔpD = 0W时求解vLxPSednc

DI5-E5-201809.pngxPSednc

在图3中,vL0 = 5.3V。虽然功耗在此输出电压下匹配,但围绕此值的任何变化都会导致ΔpD的变化大于vL(max)附近vL的相同变化。因此,优选的偏置点是vL(max)。xPSednc

在图3中,vL(max) = 1.62V。但是,给定的电路参数导致静态vL为0V。为了调整JFET上的静态电压,增加了一个额外的串联电阻Rc。一般情况下,让静态输出电压为VL。然后在VL处设置差分功率抛物线的顶点:xPSednc

DI5-E6-201809.pngxPSednc

求解满足所需条件的VDD的值:xPSednc

DI5-E7-201809.pngxPSednc

然后将VL和供电电压VDD代入下式:xPSednc

DI5-E8-201809.pngxPSednc

在这个设计中,Rc = 490Ω。Cc绕过Rc,使得漏极处不会出现明显的电压变化。xPSednc

匹配BJT缓冲放大器

JFET优于BJT,因为它具有高输入电阻和低输入偏置电流。然而,对于相同的温度系数(TC),JFET的电流匹配必须比BJT好十倍。这就是为什么JFET输入运算放大器的输入失调规范通常比BJT的要差。简而言之,BJT比JFET匹配得更好。xPSednc

如果您的缓冲设计不需要高输入电阻,请改用BJT。使用QL的固定基极电压,必须以稍微不同的方式实现偏置。这使得QL成为由于VBE(T)而随温度漂移的电流源。发生类似漂移的匹配QU具有相同的偏置电流和动态发射极电阻:xPSednc

DI5-E9-201809.pngxPSednc

当ICL(=IEU)随温度变化时,电阻保持恒定。随着温度升高,VBEL降低,ICL升高。同时,reU随热电压VT增加,但增加的发射极电流通过降低reU来补偿。来自QL的电流TC补偿re的变化,这会影响缓冲器电压增益。xPSednc

这里介绍的基本缓冲级可以通过跟从互补BJT CC级来改进,其中消除了NPN和PNP的b-e结。如果匹配的NPN与QL源串联,它将补偿随后的NPN CC级。xPSednc

(原文刊登于ASPENCORE旗下网站Planet Analog,参考链接:Buffer Amplifier Design。)xPSednc

xPSednc
《电子技术设计》2018年9月刊版权所有,禁止转载。
xPSednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Dennis Feucht
Dennis Feucht从 17岁开始在泰克公司从事测量仪器校准和设计工作,后来在泰克实验室研究先进的仪器概念和人工智能。 离开泰克公司后,他又积累了电机驱动器、电源转换器、眼科手术和超声成像仪、汽车电子和发动机热力学建模、火箭推进和天体学以及机器人技术设计方面的经验。他撰写了四卷关于模拟电路设计的书,最近完成了一本有关晶体管放大器设计的书,并正在编写一本关于电力电子学的书。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • IBM发布2nm工艺技术,然而并不打算生产2nm芯片 IBM似乎在竞争对手之前取得了2nm的突破。苹果的M1和A14去年秋天与华为的麒麟9000并驾齐驱成为第一批基于台积电5nm工艺的处理器。同样采用5nm技术的还有高通的Snapdragon 888(采用三星的5nm技术制造)。
  • 电动汽车充电桩充电技术体系多元化,交流充电/直流充电/ 近五年来,随着电动车保有量的增加,中国国内充电基础设施的越来越多,中国政府从充电桩建设规划和相关标准规范等层面制定了多项针对性政策。伴随新能源汽车的大规模商业化,充电桩充电效率和耗时也是业界关注的重点。 在此背景下,诞生了一系列新型充电模式和技术。除交流充电和直流充电外,为配合各类应用场景,新能源汽车充电桩行业积极探索多元化的充电模式,如换电充电、无线充电等模式。
  • 瑞萨电子扩展FemtoClock时钟产品阵容,适用于高性能通信 FemtoClock2产品家族时钟产品具备业界超低功耗和超低75fs抖动,可简化设计
  • 台积电创始人张忠谋:大陆落后台湾五年,英特尔做代工很讽 90岁的台积电创始人张忠谋以《珍惜台湾半导体晶圆制造的优势》为题,进行了一个小时的演讲,他表示,中国大陆的晶圆制造业经过了20 年的发展,政府补贴资金高达数百亿美元补贴,但目前半导体制造仍落后台积电 5 年以上,逻辑半导体设计落后美国及中国台湾一到两年……
  • Cerebras世界上尺寸最大的芯片Wafer Scale Engine发 Cerebras美国时间2021年4月20日推出了其基于台积电7nm的第二代产品Wafer Scale Engine,其内核数量增加了2倍多。 这款芯片如下图模特手中所示,尺寸是46225平方毫米,即462.25平方厘米——这和他们的一代产品一样大。EDN小编猜测在不违反广告法的情况下,它的裸片绝对是世界上尺寸最大的单颗裸片,因为12英寸的晶圆能做出来的做大的芯片就是这么大了。
  • 索尼Alpha内部研发Xperia 1 III相机所有必须组件,网友: 日前,B站上有UP主分享了一个关于索尼2021新机Xperia 1 III 的超详细云体验视频,视频中可看到索尼移动邀请了 Alpha 相机部门的工程师团队,分享他们提升光学、软件、图像质量等方面的研发设计与相关经验。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了