向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

如何避免PCB电磁问题?PCB专家给出7点建议

时间:2019-09-30 作者:Zulki Khan, NexLogic公司 阅读:
如今电路板设计和元器件封装不断缩小,OEM也要求更高速的系统,电磁兼容性(EMC)及电磁干扰(EMI)问题令PCB布局和设计工程师十分头痛。为避免在PCB设计中出现电磁问题,PCB专家给出了7点建议。

电磁兼容性(EMC)及关联的电磁干扰(EMI)历来都需要系统设计工程师擦亮眼睛,在当今电路板设计和元器件封装不断缩小、OEM要求更高速系统的情况下,这两大问题尤其令PCB布局和设计工程师头痛。

EMC与电磁能的产生、传播和接收密切相关,PCB设计中不希望出现EMC。电磁能来自多个源头,它们混合在一起,因此必须特别小心,确保不同的电路、走线、过孔和PCB材料协同工作时,各种信号兼容且不会相互干扰。

另一方面,EMI是由EMC或不想要的电磁能产生的一种破坏性影响。在这种电磁环境下,PCB设计人员必须确保减少电磁能的产生,使干扰最小。

下面是避免在PCB设计中出现电磁问题的7个技巧。

技巧1:将PCB接地

降低EMI的一个重要途径是设计PCB接地层。第一步是使PCB电路板总面积内的接地面积尽可能大,这样可以减少发射、串扰和噪声。将每个元器件连接到接地点或接地层时必须特别小心,如果不这样做,就不能充分利用可靠的接地层的中和效果。

一个特别复杂的PCB设计有几个稳定的电压。理想情况下,每个参考电压都有自己对应的接地层。但是,如果接地层太多会增加PCB的制造成本,使价格过高。折衷的办法是在三到五个不同的位置分别使用接地层,每一个接地层可包含多个接地部分。这样不仅控制了电路板的制造成本,同时也降低了EMI和EMC。

如果想使EMC最小,低阻抗接地系统十分重要。在多层PCB中,最好有一个可靠的接地层,而不是一个铜平衡块(copper thieving)或散乱的接地层,因为它具有低阻抗,可提供电流通路,是最佳的反向信号源。

PCB-F1-20190928.jpg
图1:为解决多层PCB中的EMC问题,最好有一个可靠的接地层,而不是铜平衡块(copper thieving)或散乱的接地层。

信号返回地面的时长也非常重要。信号往返于信号源的时间必须相当,否则会产生类似天线的现象,使辐射的能量成为EMI的一部分。 同样,向/从信号源传输电流的走线应尽可能短,如果源路径和返回路径的长度不相等,则会产生接地反弹,这也会产生EMI。

PCB-F2-20190928.jpg
图2:如果信号进出信号源的时间不同步,则会产生类似天线的现象,从而辐射能量,引起EMI。

技巧2:区分EMI

由于EMI不同,一个很好的EMC设计规则是将模拟电路和数字电路分开。模拟电路的安培数较高或者说电流较大,应远离高速走线或开关信号。如果可能的话,应使用接地信号保护它们。在多层PCB上,模拟走线的布线应在一个接地层上,而开关走线或高速走线应在另一个接地层。因此,不同特性的信号就分开了。

有时可以用一个低通滤波器来消除与周围走线耦合的高频噪声。滤波器可以抑制噪声,返回稳定的电流。将模拟信号和数字信号的接地层分开很重要。由于模拟电路和数字电路有各自独特的特性,将它们分开至关重要。数字信号应该有数字接地,模拟信号应该终止于于模拟接地。

在数字电路设计中,有经验的PCB布局和设计工程师会特别注意高速信号和时钟。在高速情况下,信号和时钟应尽可能短并邻近接地层,因为如前所述,接地层可使串扰、噪声和辐射保持在可控制的范围。

数字信号也应远离电源平面。如果距离很近,就会产生噪声或感应,从而削弱信号。

技巧3:串扰和走线是重点

走线对确保电流的正常流动特别重要。如果电流来自振荡器或其它类似设备,那么让电流与接地层分开,或者不让电流与另一条走线并行,尤其重要。 两个并行的高速信号会产生EMC和EMI,特别是串扰。必须使电阻路径最短,返回电流路径也尽可能短。返回路径走线的长度应与发送走线的长度相同。

对于EMI,一条叫做“侵犯走线”,另一条则是“受害走线”。电感和电容耦合会因为电磁场的存在而影响“受害”走线,从而在“受害走线”上产生正向和反向电流。这样的话,在信号的发送长度和接收长度几乎相等的稳定环境中就会产生纹波。

在一个平衡良好、走线稳定的环境中,感应电流应相互抵消,从而消除串扰。但是,我们身处不完美的世界,这样的事不会发生。因此,我们的目标是必须将所有走线的串扰保持在最小水平。如果使并行走线之间的宽度为走线宽度的两倍,则串扰的影响可降至最低。例如,如果走线宽度为5密耳,则两条并行走线之间的最小距离应为10密耳或更大。

随着新材料和新的元器件不断出现,PCB设计人员还必须继续应对电磁兼容性和干扰问题。

技巧4:去耦电容

去耦电容可减少串扰的不良影响,它们应位于设备的电源引脚和接地引脚之间,这样可以确保交流阻抗较低,减少噪声和串扰。为了在宽频率范围内实现低阻抗,应使用多个去耦电容。

PCB-F3-20190928.jpg
图3:在球栅阵列周围使用去耦电容器可减少串扰。(图片来源:NexLogic)

放置去耦电容的一个重要原则是,电容值最小的电容器要尽可能靠近设备,以减少对走线产生电感影响。这一特定的电容器尽可能靠近设备的电源引脚或电源走线,并将电容器的焊盘直接连到过孔或接地层。如果走线较长,请使用多个过孔,使接地阻抗最小。

技巧5:避免90°角

为降低EMI,应避免走线、过孔及其它元器件形成90°角,因为直角会产生辐射。在该角处电容会增加,特性阻抗也会发生变化,导致反射,继而引起EMI。 要避免90°角,走线应至少以两个45°角布线到拐角处。

技巧6:使用过孔需谨慎

在几乎所有PCB布局中,都必须使用过孔在不同层之间提供导电连接。PCB布局工程师需特别小心,因为过孔会产生电感和电容。在某些情况下,它们还会产生反射,因为在走线中制作过孔时,特性阻抗会发生变化。

同样要记住的是,过孔会增加走线长度,需要进行匹配。如果是差分走线,应尽可能避免过孔。如果不能避免,则应在两条走线中都使用过孔,以补偿信号和返回路径中的延迟。

技巧7:电缆和物理屏蔽

承载数字电路和模拟电流的电缆会产生寄生电容和电感,引起很多EMC相关问题。如果使用双绞线电缆,则会保持较低的耦合水平,消除产生的磁场。对于高频信号,必须使用屏蔽电缆,其正面和背面均接地,消除EMI干扰。

物理屏蔽是用金属封装包住整个或部分系统,防止EMI进入PCB电路。这种屏蔽就像是封闭的接地导电容器,可减小天线环路尺寸并吸收EMI。

(原文刊登于ASPENCORE旗下EETimes网站,参考链接:7 Tips for Overcoming PCB Electromagnetic Issues,由Jenny Liao编译。)

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 电源设计如何以20~30dB的裕量满足CISPR 22和25规范的E 随着人们对能量效率要求的提高,使用多个开关稳压器的电源系统日益普及,而伴随着稳压器数目的增加以及系统性能要求提高,EMI的影响也在加剧。因此,PCB板的布局设计决定了每一种电源设计的成败。
  • 使用近场探头探测DC-DC转换器电磁干扰 板载DC-DC转换器产生的电磁干扰(EMI)是物联网产品的常见问题。EMI会影响敏感接收器电路的灵敏度,尤其是蜂窝和全球导航卫星系统(GNSS)。测量 DC-DC转换器EMI性能的一种有效方式是在时域中使用小型磁场(H-field)探头测量上升时间和振铃。通过将磁场探头耦合到转换器输出电感器,实现非侵入 性测量。
  • 关于EMC的经典问题,答案全在这里! 瞬态干扰抑制器件为什么不能代替滤波器防止电路工作异常?为什么一个设备如果抗射频干扰能力强,则一般抗静电放电能力也强?这里列出了关于EMC的58个经典问题与答案,你不必再为EMC问题而困扰!
  • 减小EMI、提高密度和集成隔离是2019年电源发展的三大 毫无疑问,电源在调节、传输和功耗等各个方面都成为日益重要的话题。人们期望产品功能日趋多样、性能更强大、更智能、外观更加酷炫,业界看到了关注电源相关问题的重要意义。展望2019年,三大广泛的问题最受关注,即:密度、EMI和隔离(信号和电源)。
  • 磁珠和电感的不同作用 磁珠和电感在EMC、EMI电路中都能起到抑制的作用,而电感在高频谐振以后都不能再起电感的作用了。EMI的两个途径是辐射和传导,不同的途径采用不同的抑制方法。
  • 工程师必备的8个电路设计技巧! 大多数时候,出现在教科书中的电路图和设计与我们每天工作中完成的真实电路大相径庭。电路设计并非易事,因为它需要对构成电路部分的每个元件都有充分了解,且实现“完美”设计需要大量实践。本文讲述的技巧肯定可以帮助你更好地设计电路;它们将有助于调试、模拟、注释参考等等。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告