广告

建立时间

2020-04-28 网络整理 阅读:
建立时间
建立时间是运放阶跃响应进入和停留在最终值的特定误差范围内的所需时间。它在一些应用中十分重要,例如驱动AD转换器,数字化的快速变化输入。但我们先超越这个定义看一看,聚焦在建立波形的特性上。

建立时间是运放阶跃响应进入和停留在最终值的特定误差范围内的所需时间。它在一些应用中十分重要,例如驱动AD转换器,数字化的快速变化输入。但我们先超越这个定义看一看,聚焦在建立波形的特性上。OsSednc

之前关于压摆率的博文中讲到一个运放是如何从陡升斜坡到小信号稳定波形上的转变,如Figure1。随着增益的上升,你可以看到靠近最终值的速度也变慢了。这是因为增益更高,闭环带宽减小。OsSednc

OsSednc

此例子的运放在增益为1的时候相位裕量约为90°。请注意即使是单位增益时也没有过冲。它近乎完美的一阶响应就像一个标准品,可以作为比较的基准,但你不太可能找到一个运放在增益为1的情况下拥有如此充足的相位裕量。OsSednc

Figure 2中的响应更符合实际(也许有点悲观)。这些波形来自同一个运放,这个运放在增益为1时的相位裕量约35°(理想运放的响应也列出以供对比)。G=1时它的小信号过冲约为32%,它的1V阶跃响应显得比较小,因为只有小信号部分的响应才会产生过冲。更大的输入阶跃信号会有相同的幅值的过冲,但看起来比例上比较小。这就是为什么你一直要用小阶跃信号来检查过冲和稳定性。OsSednc

OsSednc

图 3 为G=1情况下的小信号阶跃响应。可以看到,信号达到稳态的过程需要两个波动周期。波动还在继续,但越来越小——直到超出图片的分辨能力。因此,通常还需要一个或两个的额外的周期来让信号稳定到高精度。OsSednc

OsSednc

模拟系统到达稳定的过程中,我们经常倾向于认为最后的过冲周期越来越小,好像振铃的自身频率在一个个波峰中越来越快。OsSednc

真正稳定到高精度,16-bit或更高所需的时间常常还包括其他因素。发烧友做的相位补偿技术以及热效应的影响都要考虑在内。ADC输入端的开关信号带来的影响也是放大器电路需要当心的问题。优化所有的这些问题会是个棘手的事情。当然,仿真运放工作时,压摆率在二阶系统中的影响也很重要。OsSednc

阅读原文,请访问:e2e.ti.comOsSednc

查看更多请点击:《看一个TI老工程师如何驯服精密放大器OsSednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 打破美国GPS垄断!国产北斗兼容型芯片及模块销破亿 截至2019年底,最关键的国产北斗兼容型芯片及模块销量已突破1亿片。国内卫星导航定位终端产品总销量突破4.6亿台,其中具有卫星导航定位功能的智能手机销售量达到3.72亿台。目前,含智能手机在内采用北斗兼容芯片的终端产品社会总保有量已超过7亿台/套。
  • 带RFID标签的尿布:无关紧要的追求还是颇具意义的应用? 我不得不承认,真正有益大众的创新有时确实是利用现有的先进技术来解决一些长期困扰人们的小问题。一个人眼里的小麻烦,却可能是长期困扰另一个人的大问题。
  • 从纸上设计到实际制造,逼疯一位工程师的工作经验 本文中,作者以他多年前所看到的一款定向耦合器项目,从纸上设计到实际制造出原型后的落差,如何逼疯一位工程师的工作经验,试着告诉各位读者,设计一款组件跟实际制造出成品是两码子事…
  • 方便的小工具和电阻分压计算器 贴心的小工具使工程师工作地更加轻松。这些小工具可能是你偶然发现或者自己创建的一些特殊用途的计算机程序或者电子表格。
  • 为什么要使用去耦电容? 每个人都知道运放应该使用靠近运放供电管脚的去耦电容,但为什么要使用这个去耦电容呢?例如,如果没有合适的去耦,运放会更容易产生振荡。了解使用去耦电容的原因,能够增加对这个问题的理解和认知。
  • 视频拆解:华为荣耀无线路由器 EDN小编前两年买的华为荣耀WS831双频无线路由器,由于老家的房子大,墙壁厚,卧室经常掉线。因此最近就买了一台D-Link的DIR-806来替代,这样就彻底解决了掉线的困扰。旧路由器就闲置不用了,那我们就把它拆开来,看看它里面是怎么设计的。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告
    向右滑动:上一篇 向左滑动:下一篇 我知道了