广告

国内某大学成功验证实现3nm关键技术:GAA晶体管

2021-01-06 12:15:37 综合报道 阅读:
芯片制造特别是高端芯片制造一直是中国被卡脖子的关键技术,中芯国际的7nm就一直还未量产,而最近传出国内某大学成功验证实现3nm关键技术,我们来看看到底怎么回事?

芯片制造特别是高端芯片制造一直是中国被卡脖子的关键技术,中芯国际的7nm就一直还未量产,而最近传出国内某大学成功验证实现3nm关键技术,我们来看看到底怎么回事?WhAednc

近日,复旦大学微电子学院网站发布消息,该校周鹏团队针对具有重大需求的3-5纳米节点晶体管技术,验证了双层沟道厚度分别为0.6 /1.2纳米的围栅多桥沟道晶体管(GAA,Gate All Around,也译作环绕栅极晶体管),实现了高驱动电流和低泄漏电流的融合统一,为高性能低功耗电子器件的发展提供了新的技术途径。WhAednc

据悉,相关成果以《0.6/1.2纳米沟道厚度的高驱动低泄漏电流多桥沟道晶体管》(High Drive and Low Leakage Current MBC FET with Channel Thickness 1.2nm/0.6nm)为题,于北京时间12月16日在第66届国际电子器件大会(IEDM,International Electron Device Meeting)在线发布。(注:IEDM是微电子器件领域的国际顶级会议,是国际学术界和顶尖半导体公司的研发人员发布先进技术和最新进展的重要窗口。)WhAednc

随着集成电路制造工艺进入到5纳米技术节点以下,传统晶体管微缩提升性能难以为继,技术面临重大革新。采用多沟道堆叠和全面栅环绕的新型多桥沟道晶体管乘势而起,利用GAA结构实现了更好的栅控能力和漏电控制,被视为3-5纳米节点晶体管的主要候选技术。现有工艺已实现了7层硅纳米片的GAA多桥沟道晶体管,大幅提高驱动电流,然而随着堆叠沟道数量的增加,漏电流也随之增加,导致的功耗不可忽视。WhAednc

WhAednc

双桥沟道晶体管示意图及其性能图WhAednc

针对上述问题,周鹏团队设计并制备出超薄围栅双桥沟道晶体管,利用二维半导体材料优秀的迁移率,和围栅增强作用的特点,驱动电流与普通MoS2晶体管相比提升超过400%,室温下可达到理想的亚阈值摆幅(60mV/dec)。同时,出色的静电调控与较大的禁带宽度可有效降低漏电流。该器件驱动电流与7叠层硅GAA晶体管可相比拟,漏电流却只有硅器件的1.9%,降低了两个数量级,在未来高性能低功耗晶体管技术领域具有广阔的应用前景。WhAednc

在此之前,业界普遍采用的是华人教授胡正明团队研制的FinFET(鳍式场效应晶体管)技术,GAA晶体管被认为是最优秀的继任者。按照目前各大公司发布的信息,三星打算从2022年投产的第一代3nm就引入GAA晶体管,据介绍,基于全新的GAA晶体管结构,三星通过使用纳米片设备制造出了MBCFET(Multi-Bridge-Channel FET,多桥-通道场效应管),该技术可以显著增强晶体管性能,主要取代FinFET晶体管技术。此外,MBCFET技术还能兼容现有的FinFET制造工艺的技术及设备,从而加速工艺开发及生产。WhAednc

WhAednc

台积电略保守,3nm节点也会跟之前的7nm工艺一样采取两步走的方式,第一代3nm工艺还会继续改进FinFET晶体管工艺,在第二代3nm或者2nm节点才会升级到GAA晶体管技术。这样做一方面是出于技术研发的考虑,台积电在GAA技术上落后三星12到18个月,另一方面则是要在进度上赶超,2021年3月份就准备试产,所以不能急着上GAA工艺,先用FinFET工艺顶上。WhAednc

复旦大学的这项研究工作主要由周鹏团队黄晓合和刘春森博士完成,得到了微电子学院院长张卫教授的指导和国家自然科学基金杰出青年科学基金、应急重点项目及上海市集成电路重点专项等项目的资助,以及复旦大学专用集成电路与系统国家重点实验室的支持。WhAednc

注意:该团队是验证实现3nm的关键技术:GAA晶体管,而非整个芯片技术,也不是芯片制造技术。WhAednc

  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • FinFET交棒GAA?关于GAA制程技术必须知道的事 现在正是FinFET交棒给GAA,以协助半导体产业提升芯片微缩至下一阶段的时候了。这一转型道路上可能不会一帆风顺,因为要打造GAA设计比起FinFET或平面晶体管更复杂得多了...
  • 探访安森美高性能图像传感器新“芯”品 深圳2022高交会期间举办的深圳机器视觉展上,笔者前往展馆实地探访了安森美的一系列高性能新产品。这次安森美带来了XGS系列CMOS图像传感器,特别是基于旗舰产品XGS 45000(4470万像素8192x5460)、XGS 5000(530万像素 2592 x 2048)、XGS12000(1200万像素4096x3072)、XGS 16000(1600万像素4000x4000)等的参考设计。
  • 科普贴 | 用于5G的射频滤波器、其制造挑战和解决方 射频滤波器是如何工作的,为什么它们如此重要,芯片制造商在制造蜂窝器件时面临的挑战,以及泛林如何帮助解决这些问题。
  • OEM制造生命周期关键阶段之安全性入门 虽然产品生命周期中的OEM阶段比IC生产的OEM阶段要短一些,但每个阶段的安全风险与芯片供应商面临的风险却很相似,且同样影响深远。幸运的是,OEM可以在其芯片供应商建立的安全基础上进行构建,并重复使用多种相同的技术。
  • 芯片蚀刻过程中,怎样利用光谱仪监测等离子体? 在半导体行业,晶圆是用光刻技术制造和操作的。蚀刻是这一过程的主要部分,在这一过程中,材料可以被分层到一个非常具体的厚度。当这些层在晶圆表面被蚀刻时,等离子体监测被用来跟踪晶圆层的蚀刻,并确定等离子体何时完全蚀刻了一个特定的层并到达下一个层。通过监测等离子体在蚀刻过程中产生的发射线,可以精确跟踪蚀刻过程。这种终点检测对于使用基于等离子体的蚀刻工艺的半导体材料生产至关重要。
  • 使用双PWM、采用GPS规范的简单10MHz参考信号 我最近在为一项新设计进行实验,其中需要使用函数发生器。尽管新的函数发生器具有相当好的频率容差规格,但我需要获得更高的精度。用频率发生器、任意波形发生器和频率计数器获得更高精度的方法,是使用许多这些测试仪器上所提供的10MHz参考输入。由于没有这样的参考,而且我最近一直在玩Arduino Nano(下文简称Nano),我决定看看是否可以围绕Nano构建一个这样的设计。
  • IC制造生命周期关键阶段之安全性入门 本文包括两部分,我们主要探讨芯片供应商和OEM之间的相互关系,以及他们为何必须携手合作以完成各个制造阶段的漏洞保护。第一部分指出了IC制造生命周期每个阶段中存在的威胁,并说明了如何解决这些威胁。第二部分着重说明了OEM所特有的安全风险,并指出了最终产品制造商和芯片供应商如何承担各自的责任。
  • 俄罗斯首款国产笔记本电脑搭载自主研发“Baikal-M”处 Promobit公司董事Maxim Kposov在接受采访时表示,这款笔记本电脑主要面向企业市场和国家参与的公司。
  • 系统级封装出现故障——凶手会是谁? IC Repackage移植技术,可从SiP、MCM等多芯片或模块封装体中,将欲受测之裸片,无损伤的移植至独立的封装测试体,避开其他组件的干扰,进行后续各项电性测试,快速找到IC故障的元凶是谁。
  • 运用扩展DTCO框架评估半导体工艺环境足迹 比利时研究机构imec开发了一种解决方案,透过扩展其设计—技术协同优化(DTCO)框架,可以估算当前和未来逻辑CMOS工艺技术的能耗、用水量和温室气体排放量。
  • SRII重磅推出两款ALD新品,满足泛半导体应用多功能性和 原子层沉积(ALD)工艺被认为是逻辑和存储半导体器件微缩化的重要推动力。
  • 罗克韦尔自动化石安:智能制造不是软硬件技术的叠加 罗克韦尔自动化(中国)有限公司总裁石安发表《颠覆:数字化重塑产业生态价值链》主题演讲。发言中,石安分享了罗克韦尔自动化运用数字化技术颠覆商业模式的成功案例,并期待能够携手战略合作伙伴共同打造健康的智能制造产业生态价值链,迈向数字文明新时代。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了