广告

台积电正研究如何降低3nm制程技术的成本

2023-01-13 17:02:53 综合报道 阅读:
业内人士爆料称台积电可能会降低 N3 或 3nm 级晶圆厂工艺系列芯片的价格,以增加其他公司的采用率,例如科技巨头 AMD、NVIDIA、联发科和高通,此举将有助于台积电获得除苹果以外更多的客户。

据EDN电子技术设计了解,业内人士爆料称台积电可能会降低 N3 或 3nm 级晶圆厂工艺系列芯片的价格,以增加其他公司的采用率,例如科技巨头 AMD、NVIDIA、联发科和高通,此举将有助于台积电获得除苹果以外更多的客户。D6Zednc

传台积电正在研究降低3nm制程技术的成本

台积电现在面临的困难是新N3技术的制造成本过高,据悉,N3 在 25 层内使用 EUV(极紫外)光刻,根据配置,EUV 扫描仪的成本可能在 1.5 亿至 2 亿美元之间。而 3nm 技术的代工价格每片晶圆超过 20,000 美元。D6Zednc

AMD 此前曾提到该公司打算将 3nm 工艺用于 Zen 5 微架构,但这最早要到 2024 年下半年才会发生,而 NVIDIA 的目标是在其未来基于 Blackwell 的处理器中使用 N3 技术显卡。台积电 CEO 刘德银表示,3nm 制程的逻辑密度将提升至 60%,而在相同速度下,功耗水平可降低多达 35%。D6Zednc

台积电的N3 工艺节点之一 N3E 目前仅在 19 层中使用 EUV 光刻。这降低了制造的开销,因为生产不那么复杂,并且导致成本低于其他工艺节点,例如 N3P、N3S 和 N3X 工艺。由于制造不那么密集,因此降低采购价格的风险也较小。而且,与 N5 工艺技术相比,在 SRAM 单元缩放方面没有明显优势,因此 N3 和 N3B 工艺技术都会增加芯片管芯的尺寸。D6Zednc

D6Zednc

NVIDIA 很可能将 3nm 用于其下一代Blackwell GPU 架构,而 AMD 将其用于下一代Zen 5 和 RDNA 4 核心 IP。D6Zednc

责编:Demi
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了