广告

乌合麒麟撤回道歉,称3D堆叠就是芯片优化技术,网友:靠百度知识与数码博主负隅顽抗

2021-06-28 16:34:08 综合报道 阅读:
上周,爱国画手@乌合麒麟 因转发博主@菊厂影业Fans 对环球网《专家谈14nm量产:曙光就在前方》的评论引发争议,随后,@乌合麒麟 的两封道歉冲上热搜。但昨日(6月27日),他又决定撤回道歉,称要“从科学和逻辑的角度论述一下这件事”……

上周,爱国画手@乌合麒麟 因转发博主@菊厂影业Fans 对环球网《专家谈14nm量产:曙光就在前方》的评论引发争议,随后,@乌合麒麟 的两封道歉冲上热搜。F6Sednc

但昨日(6月27日),他又决定撤回道歉,称要“从科学和逻辑的角度论述一下这件事”。F6Sednc

爱国画手被讽“以一己之力毁了国产芯片发展”

事情起源于6月24日,@乌合麒麟 转发@菊厂影业Fans 转发一则新闻的配文,该新闻是环球网采访电子信息所所长温晓君的文章《专家谈14nm量产:曙光就在前方》,文章中运用了大量添油加醋的手法,将温晓君的原本的意思完全改变了。F6Sednc

文章开头称“国产14纳米芯片有望在明年实现量产”,目前原报道已经删去这句话。F6Sednc

F6Sednc

原报道(左),更新后的报道(右)F6Sednc

微博博主@菊厂影业fans 根据这篇被扭曲意思的文章爆料称海思(华为旗下半导体公司)生产的芯片叠加“1+1大于2”,能将“两个低制程芯片进行叠加优化”,“14nm芯片经过优化和新技术支撑可以比肩7nm性能”,并称“功耗和热度不错”:F6Sednc

F6Sednc

一些数码博主出来批判@菊厂影业Fans ,其中不乏一些华为系博主。F6Sednc

F6Sednc

之后,对半导体技术缺乏了解的@乌合麒麟 转发了@菊厂影业Fans 这则新闻评论并自豪宣称“封锁着封锁着我们就什么都有了”。F6Sednc

之后他和@菊厂影业Fans 一起被嘲“两杯50度的水,倒在一起成了100度”、“什么都不懂瞎沸腾”,一些数码博主认为其作为有影响力的博主,在不了解国产芯片现状的情况下吹技术,低估了行业难度。甚至有批评称@乌合麒麟 “对国产芯片的盲目吹捧会阻碍行业进步”“以一己之力毁了国产芯片发展”。F6Sednc

于是@乌合麒麟 感到自己被侮辱了,表达爱国无罪沸腾无罪。连发两篇道歉文。F6Sednc

F6Sednc

在@乌合麒麟 道歉后,原来提出“两杯50度水相加”类比的博主@Blood旌旗 称,前者作为转发方责任不大,应该是@菊厂影业Fans 的说法存在问题。F6Sednc

F6Sednc

收回道歉,从科学和逻辑的角度论述

6月27日,@乌合麒麟 发文称:“本人因昨日道歉阴阳怪气而遭到部分网友合理质疑,现收回昨日道歉,并从科学和逻辑的角度论述一下这件事。”F6Sednc

F6Sednc

他表示,以两杯水的温度来类比两个芯片叠加功率不会上升,是拿个智障类比乱带节奏,并称他查阅资料后认定,这种芯片叠加技术确实存在,叫“3D封装”,并称“因特尔正是靠着这种3D堆叠技术把14nm芯片的功效和台积电7nm甚至5nm的功效打得有来有回的”。F6Sednc

@乌合麒麟 称,查阅资料只为认定这种技术确实存在,“我的知识储备就能理解到这,在往后面就触及我知识盲区了”,他认为@菊厂影业Fans 只是“措辞不太严谨地表述了正在研发此类技术而已”。F6Sednc

F6Sednc

此外,@乌合麒麟 称,自己唯一不能证实的是海思是否正在研发这个技术或者明年年底会不会有实验机型 ,这属于公司机密无法证实,并不代表这是“造谣”,网络上质疑芯片叠加技术的人同样没能拿出证伪证据。F6Sednc

随着争议持续发酵,@乌合麒麟 文中点名的提出两杯水类比的@Blood旌旗 则发布长文回应,否认自己“带节奏”,并质疑@乌合麒麟 晒出的技术资料存在问题,先对“因特尔靠着3D堆叠技术把14nm芯片的功效和台积电7nm甚至5nm的功效打得有来有回”的说法提出了怀疑,还提出尽管叠加芯片可能让性能翻倍,“但因为发热太高导致芯片降频,性能更低”的可能性也存在,称存储结构相对简单、频率很低的芯片才能大规模进行3D堆叠。但并未论证“3D堆叠技术不存在”。F6Sednc

F6Sednc

针对@Blood旌旗 的质疑,27日下午,@乌合麒麟 再度回应称:@Blood旌旗 在“偷换概念”,称对方只是在列举“此堆叠非彼堆叠”且“这个技术不好用”,但自己只想关注两个问题:两杯水类比是否准确?堆叠技术“存在或者不存在”——多个低制程芯片可否通过3D封装的技术在某些特定环境下(比如软件分跑或其他实验室环境中)实现性能增幅?F6Sednc

F6Sednc

@乌合麒麟 强调,自己收回道歉的声明就是在探讨这两个问题,并不是要深究其中的科学原理和技术的优劣。F6Sednc

网友:画画就画画,靠百度和数码博主对线是干什么呢?

有网友指出,@乌合麒麟 还在用百度搜到的知识与数码博主对线是负隅顽抗,又是何必呢?F6Sednc

知乎用户@西从南来 :F6Sednc

Intel 靠着 3D 堆叠技术,让 14nm 芯片的功效跟台积电 7nm 甚至 5nm 的功效打得有来有回?F6Sednc

3D 堆叠技术存在吗?F6Sednc

存在。F6Sednc

问题是,Intel 并没有把 3D 堆叠技术用在 14nm 上,而是用在 10nm 上,你后面这段和台积电 7nm 甚至 5nm 的功效打得有来有回又是从哪来的呢?F6Sednc

而且,这和你转发的那个人说的 14nm + 14nm = 7nm 性能,功耗发热还很不错的技术又有什么关系呢?F6Sednc

先不说你转发那个技术存不存在,两者压根不是同一个技术。F6Sednc

Intel 的单芯片 3D 堆叠技术,是把核心逻辑电路部分用 10nm 工艺实现,其他部分用 22nm/14nm 工艺实现,这样可以降低生产的难度,提升良率。F6Sednc

为啥?因为除了核心部分,其他的很多集成的模块并不需要使用昂贵的先进制程来生产,拆出去做成独立芯片,又会占用更多的面积,带来更高的延迟。F6Sednc

所以,才有了单芯片 3D 堆叠技术的诞生,核心用先进的制程,次要的用次一等的制程。F6Sednc

你自己截图的文章也说得很清楚了:F6Sednc

F6Sednc

说得是“不同功能”“功能多元化”“增多了功能”“降低芯片制造成本”里面啥时候说了性能提升多少多少倍了?F6Sednc

这都不是说你懂不懂芯片的问题了,是你懂不懂汉字的问题了……F6Sednc

再看你转发的那个博主,说的是海思能把两颗 14nm SoC 堆叠成一个,性能和 7nm 比肩,功耗发热还很不错,这玩意和 3D 堆叠技术一样?F6Sednc

两个制程都一样了,还怎么把次要功能的换成次一等的制程,怎么省成本?F6Sednc

再说了,海思只是芯片设计公司,自己又不能生产芯片,啥时候和 Intel、台积电厂商一起研究这种 3D 堆叠了……F6Sednc

你是不是也发现了,你找到的网络文章,对于 3D 堆叠技术,都是和 Intel、台积电等等有关的,和芯片设计公司没有什么关系?F6Sednc

唉……画画就画画,靠百度和数码博主对线是干什么呢?F6Sednc

14nm + 14nm = 7nm,到底行不行?

针对@乌合麒麟 的“用温度来比喻制程是反智”的看法,知乎用户@西从南来 在回答中表示:用温度来比喻制程,是合理的:F6Sednc

为啥 50 + 50 = 100,两杯 50 ℃ 加起来却不是一杯 100 ℃ 的水呢?F6Sednc

因为温度是强度量,性质与物质的数量无关,不具有加和性。不管 50 ℃ 的水都多重,也还是 50 ℃。F6Sednc

所以,在理想情况下,两杯 50 ℃ 的水加在一起,你会得到两倍重的一杯水,温度却依然不变。F6Sednc

而 14nm 指的是什么呢?F6Sednc

14nm 是工艺制程,一开始指的是栅长(Gate Length),后来就只是一种商业名称,每个厂商的 7nm、10nm、14nm 都可以说是不一样的。台积电的 7nm,晶体管密度才和 Intel 的 10nm 差不多。F6Sednc

也就是说,到了现在 7nm、14nm 并不是一个可以直接比较的物理量,怎么办呢?F6Sednc

我们可以用晶体管密度来对比不同制程,因为制程越先进,单位面积里面的晶体管越多,性能就越高。F6Sednc

而晶体管密度是一种密度,自然是和温度一样都是强度量,性质与物质的数量无关,不具有加和性。F6Sednc

综上:F6Sednc

  • 14nm + 14nm 两个芯片,加在一起,性能、功耗都会翻倍,晶体管密度和能效保持不变(忽略温度等影响,实际上会更差)。
  • 50 ℃ + 50 ℃ 两杯水,加在一起,体积、重量都会翻倍,温度保持不变(忽略其他变量影响)

所以,用温度来比喻制程,是合理的。F6Sednc

F6Sednc

再看你发的这个强度量、广延量傻傻分不清的博主……F6Sednc

说温度拿来类比制程不对,问题是你自己类比的是啥?F6Sednc

用力的大小和算力大小来类比制程???F6Sednc

50N + 50N 可以直接加在一起变成 100N,那么 14nm + 14nm 是不是等于 28nm 呢?F6Sednc

如果你说不是的话,那么你为啥拿力的大小和算力大小来类比制程?F6Sednc

如果你说是的话,那么 14nm + 14nm 是怎么等于 7nm 的?F6Sednc

……就这种反智内容,你还说他蛮有道理的?F6Sednc

行吧,难怪你会转发那个反智谣言。F6Sednc

那你可能会说,我不管什么功耗、什么能效、什么成本,我只看性能 14nm + 14nm = 7nm 行不行?F6Sednc

也不行。F6Sednc

7nm 和 14nm 之间的晶体管密度,并不是差距一倍。拿 Intel 举例子,它的 7nm 达到了 202 MTr/mm²,也就是说,每平方毫米有 2.02 亿个晶体管;而在 14nm 工艺上,这个数字是 37.5 Mtr/mm²,也就是说,每平方毫米有 3750 万个晶体管。F6Sednc

两者之间的差距是 5 倍,按其他家算,也有个 3 倍。F6Sednc

也就是说,就算你说的是性能,两个 14nm 芯片叠加,晶体管的总数也只有 2 倍,而 7nm 是 3、5 倍……F6Sednc

当然,晶体管数量和性能不是直接就可以计算的关系,我们来看看资料。F6Sednc

拿三星举例子,按 AnandTech 的资料,同面积下,7nm(7LPP) SoC 是 14nm(14LPE) SoC 性能的 3.628 倍,功耗是 0.714 倍。F6Sednc

1 + 1 < 3.628F6Sednc

这条算式你应该会算吧?F6Sednc

F6Sednc

所以:两个 14nm SoC?不够。F6Sednc

当然,如果你不控制这三块芯片的面积是一样的,那我没话说。只要面积给的多,无视发热,14nm 的性能都可以比 2nm 强了……F6Sednc

14nm + 14nm 比肩 7nm并非没有可能

针对上述事件,ASPENCORE记者洋葱同学也发表了自己的看法:F6Sednc

我觉得你们很多表面“求真”的人也有很大问题,整天在嘲笑别人是建政、民科、反智,但很多人自己就毫无科学精神。F6Sednc

我很正儿八经地学过网络工程,而且不是速成,是几本厚厚的书一点点啃的。就是这样,当年国内某公司宣称即将针对 IP(网络层)采用十进制方案的时候,我也没有立刻就断定这公司是傻逼、骗子、炒热度。因为你并不清楚,人家所谓的十进制是什么意思,以及针对所谓的十进制作了哪些事情。F6Sednc

IBM 说已经研发出 2nm 工艺,前几天湖南大学说研发出“垂直”可实现 0.6nm 的半导体制造工艺。我觉得我都不敢说,这些全是在放屁。但绝大部分人就看了一篇新闻,马上就开喷。你有论据吗?你看过人家发的 paper 吗?如果没看过,而只是凭你的经验就认为人家胡扯,这本身就是不可靠的。而且很多张口就说“吹牛”的,恐怕自己连 2nm 这个词是什么意思都搞不清楚吧?F6Sednc

欧洲此前有口罩阴谋论,当时盛传口罩里面的那片金属是 5G 信号天线什么的。很多国人听到就莫名有了优越感,觉得那是傻 B 言论怎么都有人信。我觉得如果你本身就是通讯或者材料之类方面的专家,你觉得反智倒也没什么。但大部分人,连口罩里那片金属的材料是什么都搞不清楚,更是完全不知道电磁波通讯原理,你们凭什么那么自信地认定口罩是 5G 天线的言论是“反智”?就凭直觉吗,还是附和了周围的人?F6Sednc

有关 14nm + 14nm 比肩 7nm 这件事,这事虽然的确荒谬,但绝大部分在嘲笑这种说法的大 V 也没好到哪里去。这些大 V 本身对半导体制造就一无所知,对于制造工艺的理解几乎完全停留在“几 nm”这个名字的程度上。那这种“嘲笑”就完全没有立足点,你们可能只是觉得 14 + 14 > 7 是个反直觉的事情,但讲真的,科技行业反直觉的东西真的不要太多。F6Sednc

当然,其实就媒体给的说法,的确还是挺荒谬的。但其表达的问题,我自己觉得,主要在“模糊”和没有细节上。比如“双芯叠加”,“特定的芯片设计方法”,这类说法非常含糊,你不清楚它在表达什么。比如双芯叠加是不是指某种 die-to-die 的垂直堆叠封装方案;还是说光刻技术用 multi-patterning 实现晶体管更小的间距之类的(虽然感觉这可能已经与“双芯”这种说法已经完全没关系了;而且海思不是做芯片设计的么...实现“双芯叠加”怎么样也需要跟 foundry 厂配合才行吧...)。F6Sednc

何况把性能和功耗分开来谈也没错,要用 14nm 芯片做出性能高于 7nm 的芯片又不难,只是面积/成本和功耗都会比较大而已。要不然你手机里的芯片性能,难道比那些用在 HPC 设备上的还强吗?很多 HPC 应用的芯片可还没有用 7nm。F6Sednc

我觉得以我掌握的知识,我是不敢轻易去否定那些标题夸张的“大新闻”的,我水平本来就不够。但很多人可能水平都还没我高,倒是蛮敢张口就来的。F6Sednc

其实我只是想说,“破除谣言”并没有那么容易;尤其很多反直觉的东西提出来了,第一时间要做的应该是去仔细看看对方是怎么说的,把人家表达的东西先研究到位了,再去喷也不迟。如果你只是凭直觉、二手信息就轻易做出判断,本质上和谣言传播者也没什么大区别。F6Sednc

责编:DemiF6Sednc

  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 复旦大学研究人员发明晶圆级硅基二维互补叠层晶体管 复旦大学研究团队将新型二维原子晶体引入传统的硅基芯片制造流程,实现了晶圆级异质CFET技术。相比于硅材料,二维原子晶体的单原子层厚度使其在小尺寸器件中具有优越的短沟道控制能力。
  • 宝马AI“超级大脑”上线,驱动在华数字化发展 近日,宝马率先在华部署了代号为“灯塔”(BEACON)的人工智能(AI)平台,提供AI应用创新相关的开发、部署、集成与运行服务的平台化环境,加速实现多业务场景数字化。
  • 西工大打破吉尼斯世界纪录,扑翼式无人机单次充电飞行15 据西北工业大学官宣其扑翼式无人机单次充电飞行时间获得新的吉尼斯世界纪录,认定的纪录时间为 2 小时 34 分 38 秒 62(突破 154 分钟)。本次刷新世界纪录的“云鸮”扑翼式无人机采用了高升力大推力柔性扑动翼设计、高效仿生驱动系统设计和微型飞控导航一体化集成等关键技术,翼展 1.82m,空载起飞重量为 1kg,手抛起飞,滑翔降落,能够按设定航线自主飞行,飞行过程中能实时变更航线。
  • Codasip宣布成立Codasip实验室,以加速行业前沿技术的开 Codasip今日宣布成立Codasip实验室(Codasip Labs)。作为公司内部创新中心,新的Codasip实验室将支持关键应用领域中创新技术的开发和商业应用,覆盖了安全、功能安全(FuSa)和人工智能/机器学习(AI/ML)等方向。
  • 了解机器感知:激光雷达、3D视觉和地理空间AI 随着人工智能(AI)和物理世界的交叉,以及自主技术采用的增加,有人可能会提出质疑,机器及其目前脆弱的模型如何能以人类的方式感知世界。借助于诸如激光雷达、雷达和摄像头等自动驾驶汽车上所使用的传感器技术,机器已开始能收集实时数据来为决策提供信息,并适应现实世界的场景。
  • 实现物联网部署可扩展性时的主要问题 为什么三分之二的物联网项目都失败了?许多人低估了物联网的复杂性,以及使系统可视化来实现可扩展性的重要。
  • 工业制造拥抱人工智能和机器学习 为了推动数字转型,工业制造领域开始拥抱人工智能(AI)和机器学习(ML)技术,但在实际导入时仍然存在诸多进入门坎…
  • 兆易创新瞄准4大行业入局模拟芯片,电源管理全产品组合 随着可穿戴设备、汽车电子、物联网、云计算等新兴应用的蓬勃发展,以及用户对于智能化生活越来越高的追求,同时伴随着工业、储能、5G通信等数字行业的产业升级和持续扩容,作为连接真实世界和数字世界的模拟芯片产品愈发展现广阔的应用潜力,并且市场规模持续增长。
  • 宝马要做太阳能汽车,大众入局氢能源,车企分开走不同新能 在目前的汽车市场中,新能源汽车已成大势所趋,虽然目前以电动汽车和混动汽车为主流,但受电池技术的限制,消费者仍期待更长的续航,更环保的能源也成了厂商关注的焦点,因此氢能源汽车和太阳能汽车也开始走入风口。
  • 驾驶员监控系统怎样利用仿真优化 随着驾驶员越来越容易分心、困倦和损伤,驾驶员监控系统(DMS)被认为是预防事故的关键。但是我们是否过度设计了这些系统核心的传感器?
  • 并购还是有机增长?在市场恐惧时中国芯企业/产业资本该 本文将讨论近期巴菲特在目前的金融市场环境中入手台积电,给企业资本和产业资本为整合资源和各地方政府建设半导体产业生态带来的启发。
  • 世界杯接连爆冷VAR技术引关注,电子竞技领域也将拥抱AI 随着2022卡塔尔世界杯的连续爆冷,观众对其VAR(视频助理裁判)的热议甚嚣尘上。除了传统竞技领域中引进了先进技术的支持,另一个正在崛起的电子竞技领域也将拥有高科技电子裁判。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了