广告

Altera推出Serial RapidIO IP内核

2012-11-05 Altera 阅读:
Altera推出Serial RapidIO IP内核,保证下一代通信基础设施的互操作性,Altera和IDT团队将交付Serial RapidIO Gen2 MegaCore功能IP,支持与6.25 Gbaud四通道的互操作性
Altera推出Serial RapidIO IP内核,保证下一代通信基础设施的互操作性,Altera和IDT团队将交付Serial RapidIO Gen2 MegaCore功能IP,支持与6.25 Gbaud四通道的互操作性 Altera公司今天宣布,开始提供新的Serial RapidIO Gen2 MegaCore能知识产权(IP),满足全球通信基础设施系统日益增长的带宽需求。该IP新解决方案成功实现了所有硬件与最新Integrated Device Technology (IDT) RapidIO芯片的互操作性,并支持28 nm Altera Stratix V FPGA,每通路工作速率高达6.25 Gbaud。通过提前验证互操作性,Altera和IDT支持客户采用RapidIO减少接口调试时间,而将重点放在系统设计的核心功能上。 Altera产品市场总监Alex Grbic评论说:“Serial RapidIO是点对点嵌入式处理器、DSP、FPGA和ASIC集群网络的最佳互联。通信系统对数据和语音带宽的需求越来越高,Altera的Serial RapidIO Gen2 IP支持速度最快的IDT交换芯片,比较容易实现这些快速发展的应用。” Altera与IDT密切合作,实现了Serial RapidIO Gen2 MegaCore功能IP与IDT 80HCPS1848交换芯片的互操作性,支持6.25G到最高25G总带宽的x1、x2和x4通路配置。IDT提供一系列高性能、低功耗、低延时Gen2 Serial RapidIO解决方案,与这些成熟可靠的解决方案实现互操作性是Altera的Serial RapidIO IP重要的里程碑。 IDT的通信业务总经理兼副总裁Tom Sparkman认为:“IDT和Altera密切合作,确保了与我们的RapidIO解决方案的全面互操作性,我们非常高兴树立了这一互通里程碑。随着通信系统带宽需求的不断增长,我们的客户采用了IDT成熟可靠的RapidIO交换机以及Altera这样的供应商提供的FPGA。我们设备的互操作性使得客户能够充满信心的设计并开发系统。” 《电子设计技术》网站版权所有,谢绝转载
本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了