广告

EDA/IP技术论坛七大看点

时间:2019-04-02 阅读:
作为芯片设计领域的第一环,EDA工具/IP的设计往往需要多年的磨练与验证,他们对真实的产业趋势和设计需求非常敏感,工具和IP的变化与发展,直接影响着芯片产业的发展速度。

作为芯片设计领域的第一环,EDA工具/IP的设计往往需要多年的磨练与验证,他们对真实的产业趋势和设计需求非常敏感,工具和IP的变化与发展,直接影响着芯片产业的发展速度。

Aspencore旗下的EDA/IP技术论坛于3月28日在上海长荣桂冠酒店成功举办,吸引了上百名IC设计工程师出席,该论坛已经持续举办14年,长期跟踪最先进的EDA/IP技术,聚焦 IC 设计工程师最关心的设计需求。

本文聚焦论坛的精彩片花分享给读者。

看点一:AI半导体测试:是人工智能?还是统计学?

人工智能从消费领域热到了工业领域,第一场演讲来自北京博达微科技有限公司工程副总裁耿春琦,他分享了《AI在半导体测试和模型提取中的实际应用》的报告。

“其实以前我们都叫算法,主要是IV/CV/高低温测试,通过算法在有限环境下,对各种情况预判不同的电学反应。对半导体领域来说,AI和统计学的本质上是一样的,通过数学的方法,通过有效数据在更多场景下进行合理预测。”耿春琦指出:“半导体‘AI’应用一直存在,区别是你叫它AI还是算法。”

20190328-EDA-1.png
图:大数据 vs 小数据。

“不同于消费领域常见的大数据,半导体领域没有那么多的数据,但AI也有实际运用,原因是半导体领域,有个很有用的武器,是Physics,他不是随机的,能提供shortcut进行预测和实际运用。”耿春琦指出,有了强力的Physics做支持,即使数据低,但是质量高。

20190328-EDA-2.png

在实际运用中,博达微公司在相当于在Si technology和Design之间架起一座桥梁。“我们公司成立于2012年,创始人来自Cadence,算法主要来自于清华微电子,有半导体经验,也有算法经验,算法应用转移至半导体测试领域变成了核心竞争力。”耿春琦指出。

最近公司一个成功的案例是利用自己的测试硬件,器件建模用AI后效率提升10倍左右:

20190328-EDA-3.png

 用到的设备为:2台12寸自动机台,4/20个Channel,以及一个LCR。

看点二:选对IP,做好芯片!——集成电路IP共享平台助力IP选型

“IP行业产业高度集中,Top5占到行业的77%,想要做大很难,但是这一环境对IC设计产业链很重要。” 中国科学院微电子研究所信息中心主任,集成电路IP共享平台负责人辛卫华指出,IP核普遍应用的趋势正在加强,例如苹果A11处理器内就含有40多个IP核。

image007.png

面对碎片化越发严重的应用市场时,使用第三方IP核已是多数企业和团队普遍采用的方法:

20190328-EDA-5.png

何时我们会购买第三方IP?针对这个问题,辛卫华指出:当IP供应商可以提供获得超越竞争对手的战略优势时,将导致半导体IP市场整合和收购。

他认为,大多数的IP应用是基于一个或多个原因:节省开发成本,通过购买IP通常比从头开发更便宜;为产品战略做出贡献,为芯片或系统提供竞争优势;降低风险、复杂性和上市时间。

但同时,IP集成面临很多挑战,也是个极度专业化的过程,需要专业化的人员熟悉IP配置,能够和芯片的结构相适配;需要确认时钟域、复位、异步的始终问题;IP验证,用户需要按照供应商的验证流程,再次验证;问题往往出现在接口的地方,来自不同团队的不同工程师集成来自不同公司的IP核。

这提出了IP管理的必要性:

20190328-EDA-6.png

辛卫华的总结和思考:

20190328-EDA-7.png 

看点三:放眼系统级的设计与分析

5G技术,物联网,大数据和云平台的广泛应用,大量的硬件设备将通过高效、高带宽接口相互连接以实现信息的共享和交互。

针对传统硬件设计中存在的效率不高,品质不强等问题,Cadence开创性的推出系统级设计和分析( System Level Design and Analysis)解决方案,为用户提供先进硬件开发从前端到后端的一站式体验,拉通从硅片设计到整机系统开发验证的全流程,帮助客户在激烈的市场竞争压力下以最快效率提供高品质产品。

“很多电子系统在开发的过程中,就能通过ECAD-MCAD看到成型后的三维视角,SI/PI帮助提高电子产品质量的手段。”Cadence中国区资深技术专家秦祖立指出。

做完版图再分析,仿真完后很多报告没法告诉设计者缺陷在哪里,In-Design分析可以在设计阶段就做分析,把串扰,阻抗分布等做个约束规则,在后续布线按这个规则可以大大减少布线周期。

不同应用需要定制方案:

20190328-EDA-8.png

秦祖立分享了公司在“多物理场”分析方面的方案。“这是目前比较热门的一个话题,随着着系统越来越复杂,工程师开始关心信号热和辐射,这是一个有机的整体,我们有相应的产品,且和欧洲领先汽车厂商有合作。” 秦祖立表示。

他举了一个例子是自动驾驶中控的系统,由于系统功耗很大,所以为了散热好,在机箱背面挖了很多洞,结果散热变好了,但是在很高频率下,电子系统的辐射会从洞里漏出去,导致EMI指标超标。

怎么获得平衡?“我们做了很多迭代分析,仿真,对机柜做了一个热流分析,把不同位置的温度场分析出来。分析好温度场后,再看对外的辐射,在某个地方的远场辐射超标后,我们再看近场分布,哪里是热点区,人为把一些洞填起来。通过这样的迭代,可以最终达到热跟辐射的平衡。”秦祖立表示。

多物理不仅局限于热和辐射,还包括热和SI的分析,因为单板的材料是温变的,温度不同,高速信号损耗不同。这种混合分析可以精准提取高速信号损耗特性。

除了传统EDA工具,Cadence现在还有云的服务,借助公有云和私有云让中小型公司能借助云来建筑自己的平台,秦祖立介绍道。对于中小型客户来说,服务器系统不用自己布,省去系统维护和额外的开销,也是一个大势所趋,大家可以更快的开发自己的系统。

看点四:如何跑赢可靠性竞赛 ?

波音737的坠落、香港MTR相撞给我们很多思考,自动驾驶不是可以用就ok,使用场景是否都有预期?预期够多少场景才能达到足够的可靠性?

Mentor, a Siemens business公司PacRim Technical Director李立基在演讲开始为观众抛出了一个值得思考的问题。

现代汽车除了机械部分,有了更多的电子部分加入。对于车,我们要做自动驾驶,从燃油到电,智能和动力系统都和电相关。Mentor的汽车方案可以覆盖多个领域,包括电子部分,软件部分,电子部分。

李立基认为安全/可靠性方面有四个障碍需要克服:

Hurdle 1 –Exploding Complexity
Hurdle 2 –Safety Of The Intended Functionality (SOTIF)
Hurdle 3 –Functional Safety (FuSa)
Hurdle 4 –Ultra Low Manufacturing Defect Rate

而且,在3D晶体管时代有更多的缺陷可能

Increased transistor process complexity in FinFET
●“Myriads of systematic defects”
●“The number of multi-patterning steps makes things much more complex”
●“With the latest generation it takes 21 days to go from M0 to M1, compared to 3-4 days in the previous”
●“90% of defects are now inside cells”

公司的Tessent汽车级ATPG,利用关键区域缺陷模型实现更高的质量水平。

看点五:重新定义EDA,重新定义D2S

市场份额已经这么大了,为什么还要重新定义?Mentor, a Siemens Business 中国区资深技术专家牛风举指出,为了创新,自我革命。

他给除了EDA 4.0的演进历程:

20190328-EDA-9.png

重新定义D2S (Design 2 Silicon)

  •  Calibre

• Calibre Golden Sign-off
• Calibre PatternMatch enables PV pattern recognition capabilities
• Calibre YieldEnhancer Helps Foundries and Designers for FILL
• Calibre PERC Is A Platform To Handle Wide Scope Of Reliability Issues
• Calibre 3DSTACK & Xpedition provide the Proven 2.5D/3DIC package verification flow

  • Tessent

• DFT Must Meet both Manufacturing Test and In-System Test Needs

  • Calibre/Tessent

• Closed Loop DFX Solution Accelerates Yield Ramp

看点六:全球首发的异构仿真方案

从2009年成立到今年华大九天正好走过了十年,在2018年底,该公司推出全球第一款异构仿真系统。

加速模拟设计的仿真验证,正是这款异构仿真系统带来的设计验证的变化。

20190329eda.jpg

“近30年,模拟技术在仿真方面的发展相对落后,模拟电路的仿真验证,没有跟上行业发展的诉求,不仅需要缩短仿真时间、验证覆盖率也要提升!” 海思平台与关键技术开发部公开指出。

这套系统有多厉害?华大九天副总经理董森华给出一个真实的客户案例:

• 电路:ADC
• 工艺:7nm
• 器件:~200K
• 寄生:~10M

这款仿真系统仿真5天完成。

20190328-EDA-11.png

“设计厂商正加速向先进工艺迁移,7nm工艺成为众多大公司的主要选择。” 董森华指出,“工艺发展给设计仿真带来极大挑战,寄生参数呈几何级数增长,PVT Corner 快速增加。”

模拟电路的仿真瓶颈已从前仿渐渐转移到后仿,仿真时间从传统的1-2个月长到5-7个月。

20190328-EDA-12.png

ALPS™ 仿真算法创新的代表,其好处包括:

• 100% SPICE精度,不做任何模型简化或约减处理
• 3~10X SPICE仿真性能提速
• >50M 器件规模的仿真容量

“尽管ALPS加速明显,但仍有很多设计需要数天甚至数周的时间,仍无法满足用户的设计周期需要。”董森华指出,“系统创新需要大算力硬件架构和适配的核心算法创新,缺一不可!”。

仿真算法必须对GPU架构进行适配再创新,通过努力,九天的小伙伴提出了独创的适用于GPU架构的 GPU-Turbo Smart Matrix Solver(SMS-GT)技术。

过去几个月有一些成功的客户案例,包括日本一家做Image sensor很厉害的公司,他们实际仿真素的得到了数十倍的增加,董森华透露。

20190328-EDA-13.png

看点七:先进验证方法赋能AI芯片

现在AI在各个领域都有广泛应用,新思科技高级AI技术专家鲍敏祺将AI应用主要分为四类:

1. 互联网的广告,定期将正确的广告推送给用户;
2. 安防。包括脸部识别等。
3. 无人超市等,经过训练做到比人更准确的识别。
4. 自动驾驶。

对于所用到的芯片来说,可以分为三大类:

20190328-EDA-14.png
其中,数据中心是最拼算力的一个领域。

鲍敏祺在演讲中将AI处理器的特性从计算、存储、功耗和I/O角度分开来介绍如下:

20190328-EDA-15.png

他详细阐述了数据中心AI处理器和Edge处理器有不同的验证挑战。然后介绍了Synopsys提供的解决方案:

20190328-EDA-16.png

为了满足AI处理器的挑战,Synopsys不停的调整自己的策略,在计算、内存优化、功耗及互联上都出过很多研究,鲍敏祺指出,以前需要工程师重复做的工作现在都有工具做了。

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
相关新闻
广告
广告
广告
广告