广告

芯片里面有几千万的晶体管是怎么实现的?

2019-04-17 呆涛 阅读:
芯片里面有几千万的晶体管是怎么实现的?
在 IC 设计中,逻辑合成这个步骤便是将确定无误的 HDL code,放入电子设计自动化工具(EDA tool),让电脑将 HDL code 转换成逻辑电路,产生如下的电路图。之后,反覆的确定此逻辑闸设计图是否符合规格并修改,直到功能正确为止。

要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)pW3ednc

001ednc20190417pW3ednc

在 IC 设计中,逻辑合成这个步骤便是将确定无误的 HDL code,放入电子设计自动化工具(EDA tool),让电脑将 HDL code 转换成逻辑电路,产生如下的电路图。之后,反覆的确定此逻辑闸设计图是否符合规格并修改,直到功能正确为止。pW3ednc

002ednc20190417pW3ednc

控制单元合成后的结果pW3ednc

最后,将合成完的程式码再放入另一套 EDA tool,进行电路布局与绕线(Place And Route)。在经过不断的检测后,便会形成如下的电路图。图中可以看到蓝、红、绿、黄等不同颜色,每种不同的颜色就代表着一张光罩。pW3ednc

003ednc20190417pW3ednc

完成电路布局与绕线的结果 pW3ednc

然后Foundry是怎么做的呢? 大体上分为以下几步:pW3ednc

首先搞到一块圆圆的硅晶圆, (就是一大块晶体硅, 打磨的很光滑, 一般是圆的)pW3ednc

此处重新排版, 图片按照生产步骤排列. 但是步骤总结单独写出.pW3ednc

1. 湿洗 (用各种试剂保持硅晶圆表面没有杂质)pW3ednc

2. 光刻 (用紫外线透过蒙版照射硅晶圆, 被照到的地方就会容易被洗掉, 没被照到的地方就保持原样. 于是就可以在硅晶圆上面刻出想要的图案. 注意, 此时还没有加入杂质, 依然是一个硅晶圆. )pW3ednc

3. 离子注入 (在硅晶圆不同的位置加入不同的杂质, 不同杂质根据浓度/位置的不同就组成了场效应管.)pW3ednc

4.1干蚀刻 (之前用光刻出来的形状有许多其实不是我们需要的,而是为了离子注入而蚀刻的. 现在就要用等离子体把他们洗掉, 或者是一些第一步光刻先不需要刻出来的结构, 这一步进行蚀刻).pW3ednc

4.2湿蚀刻 (进一步洗掉, 但是用的是试剂, 所以叫湿蚀刻).pW3ednc

--- 以上步骤完成后, 场效应管就已经被做出来啦~ 但是以上步骤一般都不止做一次, 很可能需要反反复复的做, 以达到要求. ---pW3ednc

5 等离子冲洗 (用较弱的等离子束轰击整个芯片)pW3ednc

6 热处理, 其中又分为:pW3ednc

6.1 快速热退火 (就是瞬间把整个片子通过大功率灯啥的照到1200摄氏度以上, 然后慢慢地冷却下来, 为了使得注入的离子能更好的被启动以及热氧化)pW3ednc

6.2 退火pW3ednc

6.3 热氧化 (制造出二氧化硅, 也即场效应管的栅极(gate) )pW3ednc

7 化学气相淀积(CVD), 进一步精细处理表面的各种物质pW3ednc

8 物理气相淀积 (PVD), 类似, 而且可以给敏感部件加coatingpW3ednc

9 分子束外延 (MBE) 如果需要长单晶的话就需要这个..pW3ednc

10 电镀处理pW3ednc

11 化学/机械 表面处理pW3ednc

然后芯片就差不多了, 接下来还要:pW3ednc

12 晶圆测试pW3ednc

13 晶圆打磨pW3ednc

就可以出厂封装了.pW3ednc

我们来一步步看: pW3ednc

004ednc20190417pW3ednc

1上面是氧化层, 下面是衬底(硅) -- 湿洗pW3ednc

005ednc20190417pW3ednc

2 一般来说, 先对整个衬底注入少量(10^10 ~ 10^13 / cm^3) 的P型物质(最外层少一个电子), 作为衬底 -- 离子注入pW3ednc

006ednc20190417pW3ednc

3先加入Photo-resist, 保护住不想被蚀刻的地方 -- 光刻pW3ednc

007ednc20190417pW3ednc

4.上掩膜! (就是那个标注Cr的地方. 中间空的表示没有遮盖, 黑的表示遮住了.) -- 光刻pW3ednc

008ednc20190417pW3ednc

5 紫外线照上去... 下面被照得那一块就被反应了 -- 光刻pW3ednc

009ednc20190417pW3ednc

6.撤去掩膜. -- 光刻pW3ednc

010ednc20190417pW3ednc

7 把暴露出来的氧化层洗掉, 露出硅层(就可以注入离子了) -- 光刻pW3ednc

011ednc20190417pW3ednc

8 把保护层撤去. 这样就得到了一个准备注入的硅片. 这一步会反复在硅片上进行(几十次甚至上百次).  -- 光刻pW3ednc

012ednc20190417pW3ednc

9 然后光刻完毕后, 往里面狠狠地插入一块少量(10^14 ~ 10^16 /cm^3) 注入的N型物质,就做成了一个N-well (N-井) -- 离子注入pW3ednc

013ednc20190417pW3ednc

10 用干蚀刻把需要P-well的地方也蚀刻出来. 也可以再次使用光刻刻出来. -- 干蚀刻pW3ednc

014ednc20190417pW3ednc

11 上图将P-型半导体上部再次氧化出一层薄薄的二氧化硅. -- 热处理pW3ednc

015ednc20190417pW3ednc

12 用分子束外延处理长出的一层多晶硅, 该层可导电 -- 分子束外延pW3ednc

016ednc20190417pW3ednc

13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻pW3ednc

017ednc20190417pW3ednc

14 再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物质, 此时注意MOSFET已经基本成型. -- 离子注入pW3ednc

018ednc20190417pW3ednc

15 用气相积淀 形成的氮化物层 -- 化学气相积淀pW3ednc

019ednc20190417pW3ednc

16 将氮化物蚀刻出沟道 -- 光刻 + 湿蚀刻pW3ednc

020ednc20190417pW3ednc

17 物理气相积淀长出 金属层  -- 物理气相积淀pW3ednc

021ednc20190417pW3ednc

18 将多余金属层蚀刻. 光刻 + 湿蚀刻pW3ednc

最开始那个芯片, 大小大约是1.5mm x 0.8mmpW3ednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 印度抵制“中国造”被打脸,中国手机发售就被抢光 上周,一款中国手机在印度网上平台开售后,短短几分钟内就被抢购一空。印度行业专家认为,这种“抵制中国造”的情绪撑不了几周,因为印度消费者会发现,他们目前并没有其他选择。
  • 中兴量产7nm芯片是误读?目前到底什么水平? 6月20日,中兴紧急发布官方澄清声明,声称“近期多个自媒体针对中兴通讯7nm芯片规模量产,5nm芯片开始导入的信息存在误读,部分报导与事实不符,对公司正常经营造成了困扰和影响。”这到底是怎么一回事呢?中兴是在自相矛盾吗?中兴到底有没有5G芯片的能力?
  • 华为海思员工成香饽饽,小米、展锐狂挖墙脚 面对美国的贸易制裁,有业内人士表示,华为IC芯片设计部门或将出现人才流失现象。目前,一些中国IC设计公司和猎头公司正努力从海思挖人。
  • 关于电源完整性的一课 我们正试图在无线电通讯监控系统中添加一个远距数据输入和显示单元,该系统最近进行了修改,以利用新的8位微处理器技术。我们找到了看似完美的解决方案…但一切不像“想的那么简单”…
  • 中国重新开发MATLAB要多久? 随着哈工大、哈工程MATLAB被禁用的持续发酵,有关MATLAB国产替代的话题成了业内人士的关注焦点。众所周知,想要解决软件依赖问题,最重要的就是要加快替代软件开发,同时规范商用软件市场,让国产软件有发展空间和用武之地。那么开发出国产的MATLAB到底需要多久呢?
  • 三星为何放弃自研CPU?从Exynos 990与对手的差距说起… 想必很多同学也已经听说了,这次 Exynos 990 相比竞争对手依然有差距的事实。这里我将 AnandTech 的一些评论和测试做了综合,分享给各位。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了