向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

台积电展示7nm自研芯片“This”,有什么特别之处?

时间:2019-06-24 阅读:
台积电在日本京都举办的超大规模集成电路研讨会(VLSI Symposium)上,展示了名为“This”的芯片,由台积电自行完成设计与生产。这颗芯片的架构并非最新最强,仅仅采用Cortex-A72四核+6MiB三级缓存的双芯片组合设计,无法与主流旗舰平台的Cortex-A76相提并论。那么这个“This”有什么特别之处吗?

近些年来,台积电凭借着先进的生产工艺,成为了各种新款芯片的代工生产厂商。无论苹果还是高通,AMD还是英伟达,世界顶尖的芯片设计厂商都选择把最新的产品交给台积电生产。现在,我们或许能够见到台积电带来自主设计的芯片了。

据报道,台积电在日本京都举办的超大规模集成电路研讨会(VLSI Symposium)上,展示了名为“This”的芯片,由台积电自行完成设计与生产。这颗芯片的架构并非最新最强,仅仅采用Cortex-A72四核+6MiB三级缓存的双芯片组合设计,无法与主流旗舰平台的Cortex-A76相提并论。

007ednc20190624

那么这个“This”有什么特别之处吗?首先它使用了台积电最新的7nm制程进行生产,相比Cortex-A72在2015年发布时主流的16nm制程,集成电路密度和功耗都有了大幅改善;其次这颗芯片主频可以达到4GHz以上,最高为4.2GHz(1.375V),这是当前ARM架构下少见的高主频。

一直以来承担芯片代工生产任务的台积电展示自行设计的芯片,是想要抢占芯片市场,夺取客户的“饭碗”吗?恐怕并非如此。从技术学习的角度上来说,台积电在生产ARM架构芯片之前,就已经购买了尽可能全的授权来尽可能地帮助客户生产,没有“偷师”的必要性。

008ednc20190624

再想到“This”虽然采用7nm打造但不是最新最强架构,结论或许并不难了——台积电设计生产这颗芯片的目的,或许是为了“秀肌肉”,向客户展示自家生产工艺可以给芯片带来怎样的保障。无论是少见的高主频,还是旧架构新制程的搭配,都在试图表现台积电生产的可靠性。

说不定未来某一天,台积电代工生产的芯片会拥有不错的高频性能,但小雷并不认为高频率会成为主流。手机等设备使用的芯片,一直都面临着发热和功耗的取舍。如果一味地拉高主频,结果很有可能是芯片因为续航等方面的表现存在遗憾,得不到市场的认可。

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 模拟与混合信号电路会否占领未来AI SoC高地? 随着摩尔定律的发展,过去30年的集成电路发展的最主要趋势是数字化。数字化设计是目前大型SoC的基本方法学,越来越多的模拟电路进入全数字时代,All Digital PLL, Digital LDO, Time-domain based ADC,Digital PA,数字化/二值化方法成为了克服模拟电路瓶颈的重要手段。然而“羞于见人”的模拟电路并非一无是处。
  • “Shift Left”抢占世界科技经济先机 晶体管、电子设计和自动化让我们进入了数字时代,在这样一个呈指数级发展的时代,为了让项目不再延误,我们需要综合考虑结果的质量(QOR),实现结果的时间(TTR)和实现结果的成本(COR),以期用最低的成本、最快的时间达到最好的结果 。
  • 汽车电子设计中正确用Pspice做WCCA分析的设计要点 上篇文章讲述了在汽车电子设计中正确用Pspice做蒙特卡洛分析的设计要点,本文是它的姊妹篇,将会讲述用Pspice做最差电路分析(WCCA)的设计要点。
  • 汽车电子设计中正确用Pspice做蒙特卡洛分析的设计要点 Pspice程序功能强大,但如果其设置不正确,得到的运行结果可能不是真正的输出,从而对软件产生质疑。尤其是在汽车电子的设计中,需要做到多种分析并考虑更复杂的一些参数添加。正确使用Pspice来设计和仿真电路需要遵循一定的规则,否则得到的仿真结果并非真正的“最差”,从而会导致设计结果出错。
  • DSP为何在AI时代突然无处不在? DSP过去通常是处理器的外围,是必要的,但仅限于RF及音频专家使用。但AI应用,特别是边缘应用,大大提高了DSP作为嵌入式处理器件的吸引力。数据流处理、高性能及极低功耗,三者结合非常适合边缘神经网络应用。
  • 2019 ASPENCORE“全球高科技领袖论坛 - 全球双峰会” 诚邀您与行业巨头共话电子新未来
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告