向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

开源硬件为RISC-V处理器铺路

时间:2019-12-18 作者:Nitin Dahad 阅读:
商用IP供货商UltraSoC宣布开放其RISC-V追踪编码器硬件,这不仅有助于开发人员加速RISC-V处理器的开发,同时也显示开源硬件运动正日趋成熟…

针对开源处理器的最大争论之一就在于开源环境的原生本质——「开放原始码」或「开源」(open source)意味着其支持生态系统可能相当零散,因而供货商无法保证开发人员在整个设计周期都能取得可用的工具和支持。ypWednc

为此,UltraSoC日前宣布将透过OpenHW Group开放其RISC-V追踪编码器,并深信这将有助于克服这一挑战。UltraSoC执行长Rupert Baines在接受《EE Times》采访时强调这一举措是重要的一步:它提供生产级且符合标准的处理器追踪解决方案,可说是RISC-V开发人员的关键推动力,并可大力支持OpenHW Group为促进开源处理器的发展而打造开放的商用级生态系统之目标。ypWednc

Baines解释,该公司一直在主导追踪与除错的标准化,这同时也是RISC-V开放社群着重的部份。「这是开源世界日趋成熟的指标。我们完全相信业界标准和开源的重要性;透过贡献该编码器工具,将有助于业界采用RISC-V、增强生态系统以及支持兼容性和一致性。开源在软件界已经是一种十分熟悉的模型了,但是在硬件领域,我们才刚开始探索这种强大途径的可能性。」ypWednc

041ednc20191218.jpgypWednc
ypWednc

RISC-V生态系统持续状大(来源:RISC-V Foundation)ypWednc

他补充说,RISC-V指令集(ISA)提供了最初的动能,而像OpenHW Group等业界组织目前正进一步发展该架构。同时,所建立的法规架构也让硬件IP公司更有信心地授权其技术。ypWednc

OpenHW Group执行长Rick O’Connor表示:「商业IP供货商UltraSoC贡献其追踪编码器硬件的这一事实显示,开源硬件运动正在加快步伐并日趋成熟。对于使用开源CPU的开发人员而言,处理器追踪技术至关重要:当我们致力于建立可提供强大商业级开源平台的完整生态系统时,可存取符合标准的RISC-V追踪解决方案可说是一大贡献。」ypWednc

该开源RISC-V追踪解决方案将与RISC-V基金会(RISC-V Foundation)处理器追踪工作小组(Processor Trace Working Group)现正开发的处理器追踪标准完全兼容。 UltraSoC在2016年开发了原始版本的RISC-V追踪编码算法,随后即贡献该规格作为开源工具,如今并已推出该规格的前期标准建置了。自2016年以来,该公司一直在RISC-V基金会作出贡献,其技术长Gajinder Panesar并担任Processor Trace Group的联合主席。ypWednc

Baines补充说,尽管该生态系统的某些部份也在采取不同的行动,建立其他的追踪和除错工作小组,但UltraSoC的价值在于支持多种标准和多种ISA。ypWednc

UltraSoC预计将在2020年第一季末提供这些开源程序代码,包括该标准中预期会有的核心功能:用户还可以升级到UltraSoC的完整商用产品组合,从而能够使用其他更先进功能,例如乱序追踪、周期精确追踪以及针对更复杂性能分析所需的过滤器和计数器。此外,该商用产品组合与UltraSoC的监测与分析工具完全一致,不仅支持开发,还可车实现优化和网络安全应用。ypWednc

042ednc20191218.jpgypWednc

UltraSoC RISC-V追踪/除错编码器架构(来源:UltraSoC)ypWednc

该公司还将提供其UltraDevelo工具套件的评估式授权,进一步支持该开源版本。UltraDevelop工具套件提供基于Eclipse的环境,来自任何芯片的行为数据都可被加以撷取和可视化。而其所提供的硬件是产品质量/商业级,并包括测试台和验证测试。ypWednc

UltraSoC的嵌入式分析技术几乎可为任何芯片结构的行为进行监测和分析,包括CPU、互连/NoC甚至是客制逻辑。而其监测架构还能让系统架构师自由选择第三方IP、需要自定义编码的设计部份,以及如何互连系统等。现在,这种「开放」途径的商业解决方案就反映在为处理器追踪和除错的商业级开源工具了。ypWednc

OpenHW Group成立于2019年初,提供基于商用级RISC-V核心的开源CORE-V处理器,以及相关的处理器子系统IP、工具和软件。IP已经芯片和FPGA优化建置。这些核心可用于促进快速的设计创新,并确保大量生产SoC的有效制造。ypWednc

 (原文发表于ASPENCORE旗下EDN姐妹媒体EETimes,参考链接:UltraSoC Tackles RISC-V Support Challenge by Donating Trace Encoder,编译:Susan Hong)ypWednc

 ypWednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Nitin Dahad
EE Times欧洲记者。Nitin Dahad是EE Times的欧洲记者。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 利用RISC-V创建自定义处理器 RISC-V架构的一个关键特性是CPU开发人员可以根据需求调整RISC-V功能,而无需牺牲为基本标准所创建的工具与库的适用性。这种适用性的关键在于要了解RISC-V模块化指令集架构。
  • RISC-V与ARM架构相比有何优势和劣势? RISC-V正在成为硅谷、中国乃至全球IC设计圈的热门话题,有人将之比作“半导体行业的Linux”。那么,RISC-V是什么?它与ARM架构相比有何优势和劣势?EDN记者就RISC-V的一系列问题对中国大陆本土唯一专注于RISC-V处理器内核开发的芯来科技(Nuclei System Technology Co., Ltd.)公司创始人胡振波进行了采访。
  • RISC-V真的是中国芯片实现自主、可控、创新和繁荣的希 RISC-V正在成为硅谷、中国乃至全球IC设计圈的热门话题,有人将之比作“半导体行业的Linux”。对多年来一直寻求突破的中国芯片产业来说,RISC-V能否成为我们实现自主、可控、创新和繁荣的新希望?
  • RISC-V基金会成立安全常设委员会 RISC-V基金会本月宣布成立安全常设委员会,开启学术界、产业界、公共机构协作部署免费和开放的RISC-V指令集 (ISA) ,以解决长期存在的计算机硬件问题。
  • ARM和RISC-V公然开撕,五个质疑是否有效? 或许是因为“科技巨头欲转向开源架构 RISC-V”这种趋势让 ARM 感受到了压力,ARM 在6月底建立一个域名为 riscv-basics.com 的网站,里面的内容主题为“设计系统芯片之前需要考虑的五件事”,从成本、生态系统、碎片化风险、安全性和设计保证上对 RISC-V 进行攻击。
  • 面向边缘应用的新一代神经网络 将AI优势扩展至网络边缘同时具有挑战与机会。本文讲述了通过FPGA和RISC-V处理器为设备建构AI功能,取代以云端为基础的资源,能够大幅降低功耗,同时缩短反应时间。同时,本地数据储存和处理不仅提高安全性,更节省宝贵的带宽。通过将AI整合至组件中,即使在网络关闭以节省功耗的情况下,设计工程师也能实现实时工作的智能功能。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告