广告

漏电流和寄生电容引起的DRAM故障识别

2020-04-09 Tae Yeon Oh, 泛林集团半导体工艺及整合高级工程师 阅读:
漏电流和寄生电容引起的DRAM故障识别
从20nm技术节点开始,漏电流一直都是动态随机存取存储器(DRAM)设计中引起器件故障的主要原因。

从20nm技术节点开始,漏电流一直都是动态随机存取存储器(DRAM)设计中引起器件故障的主要原因。即使底层器件未出现明显的结构异常,DRAM设计中漏电流造成的问题也会导致可靠性下降。漏电流已成为DRAM器件设计中至关重要的一个考虑因素。FxSednc

FxSednc

图1. (a) DRAM存储单元;(b)单元晶体管中的栅诱导漏极泄漏电流 (GIDL);(c)位线接触 (BLC) 与存储节点接触 (SNC) 之间的电介质泄漏;(d) DRAM电容处的电介质泄漏。FxSednc

DRAM存储单元(图1 (a))在电源关闭时会丢失已存储的数据,因此必须不断刷新。存储单元在数据丢失前可存储数据的时间, 即保留时间,是DRAM的一个关键特性,保留时间的长短会受到漏电流的限制。FxSednc

有两种重要的漏电机制会影响DRAM的数据保留时间。第一种是单元晶体管漏电。DRAM中的单元晶体管漏电主要由于栅诱导漏极泄漏电流(GIDL)(图1 (b)),它是由漏结处高电场效应引起的漏电流。在负栅偏置下,栅极会产生一个耗尽区(N+漏极区),该耗尽区进而在区域中产生一个增强电场,这个电场造成的能带弯曲则导致了带间隧穿(BTBT)。此时,在栅极移动的电子和少数载流子可以穿过隧道进入漏极,从而产生不必要的漏电流。FxSednc

DRAM中的第二种漏电机制是位线接触 (BLC) 与存储节点接触 (SNC) 之间的电介质泄漏(图1 (c))。电介质泄漏通常发生在电容内部,此时电子流过金属和介电区域(图1 (d))。当电子通过电介质层从一个电极隧穿到另一个电极时,便会引起电介质泄漏。随着工艺节点的缩小,BLC和SNC之间的距离也在逐渐缩短,因此,这个问题正在变得愈发严重。这些结构元件的制造工艺偏差也会对位线接触和存储节点接触之间的电介质泄漏产生负面影响。FxSednc

虚拟制造平台SEMulator3D®可使用设计和工艺流数据来构建DRAM器件的3D模型。完成器件的“虚拟”制造之后,用户可通过SEMulator3D查看器从任意方向观察漏电路径,并且可以计算推导出总的漏电值。这一功能对了解工艺变化对DRAM漏电流的影响大有帮助。SEMulator3D中的漂移/扩散求解器能提供电流-电压 (IV) 分析,包括GIDL和结点漏电计算,以实现一体化设计技术的协同优化。用户还可以通过改变设计结构、掺杂浓度和偏置强度,来查看漏电值的变化。FxSednc

FxSednc

图2. (a)在不同漏极电压下,栅极电压和漏极电流的变化曲线;(b)在不同栅极氧化层厚度 (+/-1nm) 下,栅极电压和漏极电流的变化曲线。FxSednc

图2表明GIDL会随着栅极氧化层厚度的变化而增加。栅极氧化层越薄,建模器件的栅极与漏极之间的电势越高。FxSednc

FxSednc

图3. (a)和(b)带BLC残留和不带BLC残留结构中BLC和SNC之间的漏电流;(c)电压扫描下总漏电流的变化。FxSednc

图3显示了SEMulator3D中的电介质泄漏路径以及位线接触和存储节点接触之间的总电流差,突出了刻蚀工艺过程中BLC的制造偏差带来的影响。如图3 (c)所示,由于工艺偏差的影响,带BLC残留结构的总漏电流高于不带BLC残留结构的总漏电流。FxSednc

FxSednc

图4. (a) DRAM电容Z平面截面图像及电介质泄漏路径;(b)电容X平面界面图像及电介质泄漏路径;(c)总漏电流与偏置强度的变化曲线。FxSednc

图4所示为DRAM电容的电介质泄漏的例子。图4 (a)和4 (b)分别是DRAM的Z平面和X平面截面图,以及在SEMulator3D器件模型中观察到的电介质泄漏路径在这两个平面上的投影。图4 (c)显示了位于底层 (BTM) 电极的漏电流随着外加的偏置而变化。FxSednc

FxSednc

图5. (a) DRAM单元的掺杂浓度视图,显示了将交流信号施加到字线WL2时,字线WL2和其他节点处的电容类型(和预期位置);(b)字线WL2和器件上其他节点之间的电容计算值。FxSednc

影响DRAM性能的另一个重要因素是器件的寄生电容。DRAM开发期间应进行交流(AC)分析,因为位线耦合会导致写恢复时间(tWR)延迟,并产生其他性能故障。由于掺杂的多晶硅不仅用于晶体管栅极,还用于位线接触和存储节点接触,这会导致多个潜在的寄生电容产生(见图5 (a)),所以必须对整个器件进行电容测量。SEMulator3D内置AC分析功能,可测量复杂的模拟3D结构的寄生电容值。例如,通过模拟将交流小信号施加到字线WL2,SEMulator3D可以获取全新设计的DRAM结构中字线WL2与其它所有节点之间的电容值,以及它们随着电压变化而变化的曲线(图5 (b))。FxSednc

总而言之,多种来源的漏电流和寄生电容会引起DRAM的故障。在DRAM开发期间,工程师需仔细评估这些故障模式,当然也应该考虑工艺变化对漏电流和寄生电容的影响。通过使用预期工艺流程和工艺变化来“虚拟”构建3D器件,然后分析不同工艺条件下的寄生和晶体管效应,可以简化DRAM的下一代寻径过程。SEMulator3D集成了3D工艺模型、R/C分析和器件分析功能,可以快速地验证DRAM器件结构在不同工艺假设下是否容易发生漏电流或寄生电容故障。FxSednc

ReferenceFxSednc

  • M. T. Bohr, “Nanotechnology Goals and Challenges for Electronic Applications,” IEEE Trans. on Nanotechnology, 1, 1, 56-62 (2002)
  • J. H. Chen, S. C. Wong, Y. H. Wang, “An analytical three terminal Band-to-Band tunneling model on GIDL in MOSFET,” IEEE Trans. on Electron devices, 48, 1400-1405 (2001)

(责编:Demi Xia)FxSednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • DDR4占有率超90%,DDR5将于2021年开启,能否普及? DDR4占有率达到了90%以上,而DDR5要明年才能正式起步,还得看Intel的计划,那么DDR5能否普及,普及需要多久?
  • NVMe-oF已准备好进行到底 NVMe-oF规范支持在主机与固态存储设备或系统之间通过网络进行数据传输。其最新修订版包含了对TCP传输绑定的支持,这样就能在标准的以太网网络上使用它,而无需进行配置更改或增加特殊设备。可能正是这个原因使今年成为了NVMe-oF真正腾飞的一年,同时其又扩展了NVMe核心价值——释放了NAND闪存的全部优势。
  • 快速的DDR4 SDRAM开创宇航新时代 实时处理,结合大带宽数据的快速压缩和存储,是下一代高吞吐量卫星服务所必需的。问题是如何找到一款合适的有足够容量、速度和可靠性的宇航级大容量存储器。
  • 2019年全球前十大SSD模组厂品牌排名 SSD已经占据了存储的半壁江山,就连数据中心都已经在逐渐全面切换到SSD存储,那么,目前SSD固态硬盘品牌排名如何呢?本文由TrendForce统计分析给出了“2019年全球前十大SSD模组厂品牌排名”。
  • 华为Mate40系列首发全新闪传技术:305Mbps传输、容量最 智能手机和各种社交App的发展已经让手机成为一个重要的文件终端,各种图片、视频、文件很大一部分都是通过手机来进行传输或者中转的,然而手机上的文件传输速度却一直让人不满意,今天,华为首发全新闪传技术:305Mbps速读、最高16EB.
  • 使用PCIe交换网结构在多主机系统中优化资源部署 PCIe交换网结构是一种能够充分利用CPU巨大性能的绝佳方法,但PCIe标准本身存在一些障碍。不过,可以通过使用动态分区和多主机单根I/O虚拟化共享技术来解决这些难题,以便可以将GPU和NVMe资源实时动态分配给多主机系统中的任何主机,从而满足机器学习工作负载不断变化的需求。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了