广告

浅谈存储器芯片封装技术的挑战

2020-12-09 15:25:49 长电科技 阅读:
存储器的封装工艺制程主要分为圆片超薄磨划、堆叠装片、打线、后段封装几个环节。其中,“圆片磨划”是存储技术的3大关键之一,其主要目的是硅片减薄和切割分离。这对于存储封装的轻量化、小型化发展十分重要,然而更薄的芯片需要更高级别的工艺能力和控制,这使得许多封装厂商面临着巨大的挑战。

存储器想必大家已经非常熟悉了,大到物联网服务器终端,小到我们日常应用的手机、电脑等电子设备,都离不开它。作为计算机的“记忆”装置,其主要功能是存放程序和数据。一般来说,存储器可分为两类:易失性存储器和非易失性存储器。其中,“易失性存储器”是指断电以后,内存信息流失的存储器,例如DRAM(动态随机存取存储器),包括电脑中的内存条。而“非失性存储器”是指断电之后,内存信息仍然存在的存储器,主要有NOR Flash和NAND Flash两种。Cl0ednc

存储器的发展趋势

存储器作为电子元器件的重要组成部分,在半导体产品中占有很大比例。根据IC Insights统计,即使全球市场持续受到COVID-19的影响,存储产品的年增长率仍将突破12%,达到124.1B$,并且在数据中心和云服务器应用上发展巨大。根据其预测,在不久的将来,存储的需求将保持10.8%的增长率,同时均价也将以7.3%的年增长率逐年上升,将成为芯片行业最大增长点之一。Cl0ednc

Cl0ednc

虽然,大众普遍对于存储器已有初步认知,但对于其制造流程还是不甚了解。根据产业链划分,存储器制造流程的核心环节主要包括四个部分,即IC设计、芯片制造、芯片封装、成品测试。其中芯片封装与成品测试属于芯片制造的最后环节,也是决定着产品是否成功的关键步骤。长电科技具备核心封测技术和自2004年以来的大量生产经验,能有效把控存储封装良品率,助力存储产品迅速发展。Cl0ednc

目前全球存储器封装技术几经变迁,封装工艺逐渐由双列直插的通孔插装型转向表面贴装的封装形式,其中先进的封装技术是发展主流,包括晶圆级封装(WLP)、三维封装(3DP)和系统级封装(SiP)等。存储器和终端厂商在成本允许的条件下,采用先进封装技术能够提升存储性能,以适应新一代高频、高速、大容量存储芯片的需求。Cl0ednc

长电解决方案迎击挑战

存储器的封装工艺制程主要分为圆片超薄磨划、堆叠装片、打线、后段封装几个环节。其中,“圆片磨划”是存储技术的3大关键之一,其主要目的是硅片减薄和切割分离。这对于存储封装的轻量化、小型化发展十分重要,然而更薄的芯片需要更高级别的工艺能力和控制,这使得许多封装厂商面临着巨大的挑战。Cl0ednc

翘曲和碎屑

随着芯片的厚度越薄,芯片强度越脆,传统的磨划工艺很容易产生芯片裂纹,这是由于传统机械切割会在芯片中产生应力,这将会导致芯片产生一些损伤,如侧崩、芯片碎裂等,而减薄后的圆片,厚度越小,其翘曲度越大,极易造成圆片破裂。Cl0ednc

在此环节,长电科技摒弃了对芯片厚度有局限性的传统磨划工艺,根据金属层厚度与圆片厚度的不同,分别采用DAG(研磨后划片)、SDBG(研磨前隐形切割)、DBG(先划后磨)等不同的工艺技术。Cl0ednc

DBG工艺是将原来的「背面研磨→划片」的工艺程序进行逆向操作,即:先对晶片进行半切割加工,然后通过背面研磨使晶片分割成芯片的技术。通过运用该技术,可最大限度地抑制分割芯片时产生的侧崩和碎裂,大大增强了芯片的自身强度。Cl0ednc

Cl0ednc

而SDBG则是一种激光切割方法,与刀片切割不同,这种方法不会产生机械振动,而是在芯片内部形成变质层之后,以变质层为起点进行分割,最后通过研磨将变质层除去。因此,使用隐形切割工艺时,刀痕宽度几乎为零,这对切割道进一步狭窄化有着很大的贡献。与通常的刀片切割工艺相比,单位圆片可获取的芯片数量有望增加。Cl0ednc

Cl0ednc

异物

当然,除了翘曲和碎裂的问题,在芯片封装过程中,任何一颗细小的颗粒都是致命的,它很可能会导致芯片的碎裂,从而使整个产品报废。因此,在生产过程中对于洁净度控制显得尤为重要。Cl0ednc

针对这个问题,长电科技不仅为每台贴片机器配置HEPA过滤器,并且还为工作人员设置专用、密封的工具进行产品转移,以确保绝对洁净的作业环境。作为全球领先的半导体微系统集成和封装测试服务提供商,长电科技不仅在“圆片磨划”环节有良好的把控,对于整体的封装工艺都有着成熟的技术和先进的设备支持。针对超薄芯片的贴装,长电科技有着多条SMT产线、贴装超薄芯片夹具与先进的molding工艺,能够帮助客户提供最佳的封装解决方案。Cl0ednc

Cl0ednc

专用以及封装工具

存储芯片完成封装工艺之后,将进入测试阶段,这个阶段主要是为了确认芯片是否能够按照设计的功能正常运作,如DRAM产品测试流程包括了老化测试、核心测试、速度测试、后段工艺几个步骤,只有测试合格的产品才可以进行量产和出货。Cl0ednc

长电科技在测试环节拥有先进的测试系统和能力,能够向客户提供全套测试平台和工程服务,包括晶圆凸点、探针、最终测试、后测试和系统级测试,以帮助客户以最低的测试成本实现最优解。目前长电科技已经和国内外存储类产品厂商之间有广泛的合作。其中,NAND闪存以及动态随机存储产品已得到海内外客户认可,并已经量产。Cl0ednc

随着芯片不断向微型化发展,工艺制程开始向着更小制程推进,已经越来越逼近物理极限。在此情况下,先进的封测技术是未来存储技术的重要发展方向。长电科技作为中国封测领域的龙头企业,在先进封测领域持续突破创新,致力于为客户提供优质、全面的服务,助力存储产业发展。Cl0ednc

关于长电科技

长电科技是全球领先的半导体微系统集成和封装测试服务提供商,提供全方位的微系统集成一站式服务,包括集成电路的系统集成封装设计、技术开发、产品认证、晶圆中测、晶圆级中道封装测试、系统级封装测试、芯片成品测试并可向世界各地的半导体供应商提供直运。Cl0ednc

通过高集成度的晶圆级WLP、2.5D/3D、系统级(SiP)封装技术和高性能的Flip Chip和引线互联封装技术,长电科技的产品和技术涵盖了主流集成电路系统应用,包括网络通讯、移动终端、高性能计算、车载电子、大数据存储、人工智能与物联网、工业智造等领域。在中国、韩国拥有两大研发中心,在中国、韩国及新加坡拥有六大集成电路成品生产基地,营销办事处分布于世界各地,可与全球客户进行紧密的技术合作并提供高效的产业链支持。Cl0ednc

  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • FinFET交棒GAA?关于GAA制程技术必须知道的事 现在正是FinFET交棒给GAA,以协助半导体产业提升芯片微缩至下一阶段的时候了。这一转型道路上可能不会一帆风顺,因为要打造GAA设计比起FinFET或平面晶体管更复杂得多了...
  • 探访安森美高性能图像传感器新“芯”品 深圳2022高交会期间举办的深圳机器视觉展上,笔者前往展馆实地探访了安森美的一系列高性能新产品。这次安森美带来了XGS系列CMOS图像传感器,特别是基于旗舰产品XGS 45000(4470万像素8192x5460)、XGS 5000(530万像素 2592 x 2048)、XGS12000(1200万像素4096x3072)、XGS 16000(1600万像素4000x4000)等的参考设计。
  • 科普贴 | 用于5G的射频滤波器、其制造挑战和解决方 射频滤波器是如何工作的,为什么它们如此重要,芯片制造商在制造蜂窝器件时面临的挑战,以及泛林如何帮助解决这些问题。
  • OEM制造生命周期关键阶段之安全性入门 虽然产品生命周期中的OEM阶段比IC生产的OEM阶段要短一些,但每个阶段的安全风险与芯片供应商面临的风险却很相似,且同样影响深远。幸运的是,OEM可以在其芯片供应商建立的安全基础上进行构建,并重复使用多种相同的技术。
  • 芯片蚀刻过程中,怎样利用光谱仪监测等离子体? 在半导体行业,晶圆是用光刻技术制造和操作的。蚀刻是这一过程的主要部分,在这一过程中,材料可以被分层到一个非常具体的厚度。当这些层在晶圆表面被蚀刻时,等离子体监测被用来跟踪晶圆层的蚀刻,并确定等离子体何时完全蚀刻了一个特定的层并到达下一个层。通过监测等离子体在蚀刻过程中产生的发射线,可以精确跟踪蚀刻过程。这种终点检测对于使用基于等离子体的蚀刻工艺的半导体材料生产至关重要。
  • 使用双PWM、采用GPS规范的简单10MHz参考信号 我最近在为一项新设计进行实验,其中需要使用函数发生器。尽管新的函数发生器具有相当好的频率容差规格,但我需要获得更高的精度。用频率发生器、任意波形发生器和频率计数器获得更高精度的方法,是使用许多这些测试仪器上所提供的10MHz参考输入。由于没有这样的参考,而且我最近一直在玩Arduino Nano(下文简称Nano),我决定看看是否可以围绕Nano构建一个这样的设计。
  • IC制造生命周期关键阶段之安全性入门 本文包括两部分,我们主要探讨芯片供应商和OEM之间的相互关系,以及他们为何必须携手合作以完成各个制造阶段的漏洞保护。第一部分指出了IC制造生命周期每个阶段中存在的威胁,并说明了如何解决这些威胁。第二部分着重说明了OEM所特有的安全风险,并指出了最终产品制造商和芯片供应商如何承担各自的责任。
  • 俄罗斯首款国产笔记本电脑搭载自主研发“Baikal-M”处 Promobit公司董事Maxim Kposov在接受采访时表示,这款笔记本电脑主要面向企业市场和国家参与的公司。
  • 苹果M1 Ultra封装方法确定,台积电的“InFO_LI” 早在 3 月,有传言称 Apple 选择使用 TSMC 的 CoWoS-S(带有硅中介层的晶圆上芯片)基于 2.5D 中介层的封装,这几乎是许多公司使用的经过验证的技术。但目前网友的猜测被否定了。据半导体封装工程专业人士 Tom Wassick 在twitter分享的一张幻灯片显示,苹果这次选用了 InFO_LI 封装方案。
  • 系统级封装出现故障——凶手会是谁? IC Repackage移植技术,可从SiP、MCM等多芯片或模块封装体中,将欲受测之裸片,无损伤的移植至独立的封装测试体,避开其他组件的干扰,进行后续各项电性测试,快速找到IC故障的元凶是谁。
  • 运用扩展DTCO框架评估半导体工艺环境足迹 比利时研究机构imec开发了一种解决方案,透过扩展其设计—技术协同优化(DTCO)框架,可以估算当前和未来逻辑CMOS工艺技术的能耗、用水量和温室气体排放量。
  • SRII重磅推出两款ALD新品,满足泛半导体应用多功能性和 原子层沉积(ALD)工艺被认为是逻辑和存储半导体器件微缩化的重要推动力。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了