广告

Chiplet技术还能怎么玩?台积电、imec这样说……

2021-03-11 13:21:43 Don Scansen,EE Times专栏作者 阅读:
积电是从“后摩尔定律”(More Moore,MM)与“超越摩尔定律”(More than Moore,MtM)两个面向来推动尖端半导体制程的演进。在MM的部份,余振华的简报提及数个Chiplet方法的关键驱动力……

接续前文:《AMD分享Chiplet设计案例:改善单颗良品裸晶成本成最大“卖点”xkPednc

除非拥有一个完整且开放的生态系统,Chiplet仍然只会是少数顶尖芯片大厂会采用的解决方案,而晶圆代工业者将扮演一个关键角色;对此台积电(TSMC) Pathfinding for System Integration副总经理暨卓越科技院士余振华(Douglas Yu),在2021年国际固态电路会议(ISSCC)的Chiplet论坛上分享了台积电的规划。xkPednc

台积电是从“后摩尔定律”(More Moore,MM)与“超越摩尔定律”(More than Moore,MtM)两个面向来推动尖端半导体制程的演进。在MM的部份,余振华的简报提及数个Chiplet方法的关键驱动力,如高性能运算(HPC)芯片的尺寸,与数位逻辑不同步的I/O微缩,以及重复使用IP以加速产品上市时程。最后一点尤其重要,将众多功能划分为不同的小芯片(即Chiplet),能让专属的设计团队维持自己的最佳开发进度。 xkPednc

xkPednc

台积电从三个方向维持半导体技术创新,理想的模式是同步进行并相互合作。(图片来源:ISSCC 2021)xkPednc

不过Chiplet的焦点在于MtM。台积电积极投入高阶封装技术已有好一段时间,其扇出式晶圆级封装(InFO),在2016年获得苹果(Apple)的A10应用处理器采用,成为颠覆手机芯片的技术。台积电将前段制程3D (即SoIC硅堆叠技术)与后段制程3D (InFo与CoWoS等先进封装技术)整合在新命名的“3DFabric”平台之下。xkPednc

xkPednc

台积电的SoIC提供互连性能更佳的芯片3D堆叠方法。(图片来源:ISSCC 2021) xkPednc

台积电并在Chiplet论坛提出针对未来芯片3D整合趋势的“3D ID”(3D interconnect density)定律,也就是SiP系统中,芯片间水平连线最高密度x垂直连线最高密度的3D芯片互连密度,会以每两年增加两倍的速度演进。(更多相关内容请参考:微缩、封装并进台积电突破技术极限)xkPednc

xkPednc

台积电的3DID定律。(图片来源:ISSCC 2021)xkPednc

来自研究机构imec的观点xkPednc

考虑到台积电在简报中提到的芯片互连密度(3DID定律),值得更近一步检视能快速预测技术进展的一些研发成就。在3D IC领域的知名研究者,比利时研究机构imec资深研究员暨研发副总裁,以及3D系统整合技术专案总监Eric Beyne在ISSCC 2021深入探讨了将在未来3D整合领域扮演决定性角色的技术。xkPednc

xkPednc

imec3D互连技术蓝图。(图片来源:ISSCC 2021)xkPednc

在3D互连技术方面,3D互连覆盖的范围从1毫米(mm)以下的堆叠封装──如POP (package-on-package)──到100奈米(nm)以下采用电晶体堆叠的真正3D IC。在后者,互连密度超越108/mm 2,换句话说,今日采用的典型制造技术还有许多可以进步的空间。以imec的观点来看,芯片3D整合有以下三大关键元素:xkPednc

  • 硅穿孔(Through-silicon-via,TSV);
  • 裸晶(die)对裸晶、裸晶对晶圆堆叠与互连;
  • 晶圆对晶圆键合(bonding)与互连技术。

Beyne指出,研究结果展现了TSV微缩的良好前景,不过商业产品中的通孔(via)仍维持静态,问题在于“互连间隙”(interconnect gap)。微凸块(microbump,μbump)还未能达到充分利用TSV的程度,有必要进行更积极的微缩。xkPednc

xkPednc

imec表示,微凸块需要非常积极的微缩才能跟上TSV的密度。(图片来源:ISSCC 2021)xkPednc

 xkPednc

imec的团队正在努力改善微凸块的密度,Beyne展示了透过热压键合(thermocompression bonding)将焊锡凸块间距缩小至7微米(μm)以下。扫描电子显微镜(SEM)显示了一个堆叠4颗裸晶、7μm 间距的TSV凸块/互连范例,显然imec希望产业界了解其机会所在,以及需要让微凸块能跟上TSV技术的发展速度。xkPednc

(原文发表于ASPENCORE旗下EDN姐妹媒体EETimes,参考链接:AMD, TSMC & Imec Show Their Chiplet Playbooks at ISSCC,By Don Scansen,编译:Judith Cheng)xkPednc

责编:DemixkPednc

本文为电子技术设计原创文章,未经授权禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • FinFET交棒GAA?关于GAA制程技术必须知道的事 现在正是FinFET交棒给GAA,以协助半导体产业提升芯片微缩至下一阶段的时候了。这一转型道路上可能不会一帆风顺,因为要打造GAA设计比起FinFET或平面晶体管更复杂得多了...
  • 探访安森美高性能图像传感器新“芯”品 深圳2022高交会期间举办的深圳机器视觉展上,笔者前往展馆实地探访了安森美的一系列高性能新产品。这次安森美带来了XGS系列CMOS图像传感器,特别是基于旗舰产品XGS 45000(4470万像素8192x5460)、XGS 5000(530万像素 2592 x 2048)、XGS12000(1200万像素4096x3072)、XGS 16000(1600万像素4000x4000)等的参考设计。
  • 科普贴 | 用于5G的射频滤波器、其制造挑战和解决方 射频滤波器是如何工作的,为什么它们如此重要,芯片制造商在制造蜂窝器件时面临的挑战,以及泛林如何帮助解决这些问题。
  • OEM制造生命周期关键阶段之安全性入门 虽然产品生命周期中的OEM阶段比IC生产的OEM阶段要短一些,但每个阶段的安全风险与芯片供应商面临的风险却很相似,且同样影响深远。幸运的是,OEM可以在其芯片供应商建立的安全基础上进行构建,并重复使用多种相同的技术。
  • 使用双PWM、采用GPS规范的简单10MHz参考信号 我最近在为一项新设计进行实验,其中需要使用函数发生器。尽管新的函数发生器具有相当好的频率容差规格,但我需要获得更高的精度。用频率发生器、任意波形发生器和频率计数器获得更高精度的方法,是使用许多这些测试仪器上所提供的10MHz参考输入。由于没有这样的参考,而且我最近一直在玩Arduino Nano(下文简称Nano),我决定看看是否可以围绕Nano构建一个这样的设计。
  • IC制造生命周期关键阶段之安全性入门 本文包括两部分,我们主要探讨芯片供应商和OEM之间的相互关系,以及他们为何必须携手合作以完成各个制造阶段的漏洞保护。第一部分指出了IC制造生命周期每个阶段中存在的威胁,并说明了如何解决这些威胁。第二部分着重说明了OEM所特有的安全风险,并指出了最终产品制造商和芯片供应商如何承担各自的责任。
  • 俄罗斯首款国产笔记本电脑搭载自主研发“Baikal-M”处 Promobit公司董事Maxim Kposov在接受采访时表示,这款笔记本电脑主要面向企业市场和国家参与的公司。
  • 系统级封装出现故障——凶手会是谁? IC Repackage移植技术,可从SiP、MCM等多芯片或模块封装体中,将欲受测之裸片,无损伤的移植至独立的封装测试体,避开其他组件的干扰,进行后续各项电性测试,快速找到IC故障的元凶是谁。
  • 运用扩展DTCO框架评估半导体工艺环境足迹 比利时研究机构imec开发了一种解决方案,透过扩展其设计—技术协同优化(DTCO)框架,可以估算当前和未来逻辑CMOS工艺技术的能耗、用水量和温室气体排放量。
  • SRII重磅推出两款ALD新品,满足泛半导体应用多功能性和 原子层沉积(ALD)工艺被认为是逻辑和存储半导体器件微缩化的重要推动力。
  • 罗克韦尔自动化石安:智能制造不是软硬件技术的叠加 罗克韦尔自动化(中国)有限公司总裁石安发表《颠覆:数字化重塑产业生态价值链》主题演讲。发言中,石安分享了罗克韦尔自动化运用数字化技术颠覆商业模式的成功案例,并期待能够携手战略合作伙伴共同打造健康的智能制造产业生态价值链,迈向数字文明新时代。
  • 派恩杰SiC MOSFET批量“上车”,拟建车用SiC模块封装产 派恩杰的SiC MOSFET产品在新能源汽车OBC应用验证取得了重大突破,获得了新能源汽车龙头企业数千万订单,并已开始低调供货。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了