广告

AMD分享Chiplet设计案例:改善单颗良品裸晶成本成最大“卖点”

2021-03-11 11:01:06 Don Scansen,EE Times专栏作者 阅读:
AMD最新系列微处理器就是以采用Chiplet方法优化其设计,并为芯片选择最适合的技术节点而闻名。AMD资深副总裁、研究员暨产品技术架构师Sam Naffziger在ISSCC详细介绍了该公司采用Chiplet的动机(主因是晶圆工艺节点的进展速度减缓),以及将处理器功能区块分解为分别适合先进工艺节点与较成熟工艺节点的特制切片之挑战所在。

系统级单芯片(SoC)的功能整合由IP区块转向一个个实体小芯片(Chiplet)的技术,是近来被热烈讨论的话题;而从刚落幕不久的2021年度(以虚拟形式举行)的国际固态电路会议(ISSCC)上有一整场论坛聚焦于Chiplet,更可以看出这种新设计典范受重视的程度。odOednc

在ISSCC的Chiplet论坛上总共有8场聚焦该技术的简报,其中有三场提供了市面上已有之系统成果、技术趋势的概况介绍,以及加速这种新设计方法必备的产业生态系。odOednc

AMD的Chiplet设计案例分享

AMD最新系列微处理器就是以采用Chiplet方法优化其设计,并为芯片选择最适合的技术节点而闻名。AMD资深副总裁、研究员暨产品技术架构师Sam Naffziger在ISSCC详细介绍了该公司采用Chiplet的动机(主因是晶圆工艺节点的进展速度减缓),以及将处理器功能区块分解为分别适合先进工艺节点与较成熟工艺节点的特制切片之挑战所在。odOednc

Naffziger的案例研究分享是EPYC服务器处理器的开发;他指出,以多芯片组合电路的方法不是全新的,在以往业界曾采用陶瓷基板制作多芯片模块(MCM),后来又转向采用有机基板;“摩尔定律走向终结,再加上封装技术的演进,开创了多芯片/Chiplet方法的新时代。”odOednc

对AMD来说,Chiplet最大的“卖点”在于能改善单颗良品裸晶的成本,较高良率是较小尺寸芯片的天生优势,因此AMD向晶圆代工业者采购的每一片晶圆最后会有较少的故障裸晶。大尺寸裸晶上任何一个地方出现缺陷都会是致命伤,若将之分为四颗小的,其中一颗故障还能有三颗可以出货的产品,而不是一整颗大芯片报废。odOednc

Naffziger表示,将单芯片设计改为MCM型态,一开始的自然想法可能会是在第一代设计时,得为额外硅晶圆面积付出高昂代价。其实不是这样。odOednc

AMD计算出,以Chiplet方法制作EPYC处理器时,会需要比单一芯片多出10%的硅晶圆面积做为裸晶对裸晶的通讯功能区块、冗余逻辑(redundant logic)以及其他附加功能,但最后整个Chiplet形式处理器的芯片成本,比单芯片处理器节省了41%。能节省40%硅晶圆成本似乎是很难仿效的艰难任务;那么第二代的EPYC产品又达到了甚么成就?odOednc

odOednc

AMD采用Chiplet方法制作的第一代EPYC处理器,在成本上比单颗芯片更低。(图片来源:ISSCC 2021)odOednc

尽管摩尔定律趋缓带来了许多挑战,AMD与其他高性能运算(HPC)业者仍意识到,市场领导地位仍需要采用最尖端的工艺技术,但最新工艺节点的高昂成本是一个严重问题,在技术演进至14/16纳米以后,该趋势更是急遽升高。odOednc

幸好Chiplet解决方案提供了在成本与性能上的优化。AMD将EPYC设计分成多个部份,让CPU功能采用最新7纳米节点,模拟与I/O功能区块则使用不那么先进的技术。这是非常合理的作法,因为模拟电路无法获益于晶体管或导线间距的微缩;更引人注意的是,与数字电路相较,传递讯号的I/O本身凸块间距微缩进展相当缓慢。odOednc

odOednc

AMD计算每颗良品裸晶面积晶圆成本。(图片来源:ISSCC 2021)odOednc

精益求精

第二代EPYC运算复合芯片(compute complex die,CCD)有86%面积为CPU与L3 SRAM内存,这似乎是对更昂贵之7纳米技术非常有效益的运用。模拟与I/O是高性能桌上型PC与服务器处理器设计中很重要的部份,这一点从EPYC 2产品有相当大的I/O裸晶(IOD)就明显可以看出;这类芯片可容纳大量串行数据如PCIe (在EPYC 2上有128信道)与DDR信道。odOednc

odOednc

AMD在EPYC上采用的Chiplet技术演进。(图片来源:ISSCC 2021)odOednc

Chiplet解决了芯片设计上的一个问题,同时也带来新的挑战──怎么“切”芯片就是首先会遇到的难题;要在一片封装基板上链接9颗“小芯片”,是一个大工程。不过,将EPYC 2推向真正“混搭”Chiplet设计所付出的努力,是有所回报的。odOednc

AMD的设计具备采用较便宜14纳米工艺技术的IOD,支持完整产品的核心数与性能,但成本更低,以24到48核心的处理器来说,成本只有单芯片的一半。AMD指出,较大的核心产品甚至不能以单芯片形式实现;从这些结果来看,Chiplet其实是无可替代的唯一前进途径。odOednc

展望未来,Naffziger看到了一些减少连结开销的可能性,像是减少中介层(interposer)与更密集互连、直接在运算裸晶上堆栈内存,以及超越只有内存裸晶的真正3D堆栈。odOednc

…不过除非拥有一个完整且开放的生态系统,Chiplet仍然只会是少数顶尖芯片大厂会采用的解决方案,而晶圆代工业者将扮演一个关键角色;台积电在这方面的规划为何?接下来的文章将有来自该公司Pathfinding for System Integration副总经理暨卓越科技院士余振华(Douglas Yu)在ISSCC 2021上的分享,敬请期待!odOednc

相关阅读:《Chiplet技术还能怎么玩?台积电、imec这样说……odOednc

编译:Judith ChengodOednc

责编:DemiodOednc

本文为电子技术设计原创文章,未经授权禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 计算中常见的RMS和RSS,你真的了解吗? RSS与RMS看起来很相似,但概念截然不同···
  • 苹果将终止自研5G基带芯片,仍要继续依赖高通 据报道,苹果将停止内部 5G 调制解调器的开发,并可能继续依赖高通。根据一份新报告,苹果似乎远未实现其目标,因为它已决定停止开发内部 5G 调制解调器。这些报道现阶段尚未得到证实,但多个消息来源报道了类似的情况。
  • 爱立信推出基于“Intel 4”工艺的处理器,甚至领先于英 爱立信在其新闻稿中指出,与上一代相比,新的 RAN 处理器 6672 和无线电处理器 6372 的容量增加了四倍,效率提高了一倍。他们声称,Intel 4上的新处理器的功耗比行业基准低30%到60%。
  • 首款背接触微米光伏电池问世,阴影效应降低95% 加拿大渥太华大学领导的国际科研团队,研制出了全球首款背接触微米光伏电池,相较于普通的光伏电池,这种背接触电池正面无栅线,正负极全部挪到了电池背面,能让太阳能电池板吸收更多太阳光···
  • 首款国产LPDDR5存储芯片来了!已在小米、传音等品牌机型 长鑫存储面向中高端移动设备市场,正式推出LPDDR5系列产品,成为国内首家推出自主研发生产的LPDDR5产品的品牌,不仅进一步完善长鑫存储DRAM芯片的产品布局,更实现了国内市场零的突破。
  • 5G和天线模块的演变 新的5G用例和功能改变了5G天线模块的格局,使其从智能手机和平板电脑中使用的专用、通常是定制设计和开发的便携式移动设备硬件,转变为集成到传感器平台、自主移动机器人(AMR)、工业控制设备、增强现实/虚拟现实(AR/VR)头戴设备/系统以及汽车平台中的物联网模块···
  • 西门子推出HEEDS AI Simulation Predictor和Simcenter 西门子的HEEDS AI Simulation Predictor解决方案能够帮助企业发挥数字孪生优势,通过内置准确性意识的人工智能技术,实现产品优化;基于历史仿真研究中积累的知识和经验,更快地交付创新的高性能设计;Simcenter Reduced Order Modeling解决方案利用高精度仿真或测试数据,训练并验证AI/ML模型,使其能够在几分之一秒内做出预测
  • B站UP主买了一颗国产卫星:微波炉大小,在轨360度拍摄宇宙 B站UP主“影视飓风”11月28日发布了最新一期视频《我们买了一颗国产卫星》。该视频播放量已成为全站排行榜榜首。视频中介绍,影视飓风和Insta360公司共同出资定制了这颗微波炉大小的卫星,装了一枚Insta360全景相机,可拍到卫星和地球的大合影。
  • Microchip 技术视频与资料中心
  • 如何正确使用以确保舌簧继电器的可靠性? 当在指定的操作参数范围内使用时,舌簧继电器可以执行数百亿次操作,而性能变化很小或没有变化。例如,每天每小时运行 100 次(24 小时周期),大约需要 1141 年才能达到 10 亿次运行的里程碑。增加操作频率不应引起关注,因为要达到每分钟 100 次操作 19 年后才能达到相同的里程碑,而每秒 100 次操作则需要近 4 个月。
  • 龙芯3A6000问世,国产自研CPU最新里程碑 龙芯3A6000采用的是我国自主设计的指令系统和架构,无需依赖任何国外授权技术,是我国自主研发、自主可控的新一代通用处理器,标志着我国自主研发的CPU在自主可控程度和产品性能方面达到新高度,性能达到国际主流产品水平···
  • 天玑9300被曝CPU压力测试降频,性能下降了46% 在高压力下测试2分钟左右,CPU就出现了降频现象,其中一个核心的时钟速度降至0.60GHz,其余核心的频率分别降至1.20GHz和1.50GHz···
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了