广告

AMD分享Chiplet设计案例:改善单颗良品裸晶成本成最大“卖点”

2021-03-11 Don Scansen,EE Times专栏作者 阅读:
AMD最新系列微处理器就是以采用Chiplet方法优化其设计,并为芯片选择最适合的技术节点而闻名。AMD资深副总裁、研究员暨产品技术架构师Sam Naffziger在ISSCC详细介绍了该公司采用Chiplet的动机(主因是晶圆工艺节点的进展速度减缓),以及将处理器功能区块分解为分别适合先进工艺节点与较成熟工艺节点的特制切片之挑战所在。

系统级单芯片(SoC)的功能整合由IP区块转向一个个实体小芯片(Chiplet)的技术,是近来被热烈讨论的话题;而从刚落幕不久的2021年度(以虚拟形式举行)的国际固态电路会议(ISSCC)上有一整场论坛聚焦于Chiplet,更可以看出这种新设计典范受重视的程度。P3Uednc

在ISSCC的Chiplet论坛上总共有8场聚焦该技术的简报,其中有三场提供了市面上已有之系统成果、技术趋势的概况介绍,以及加速这种新设计方法必备的产业生态系。P3Uednc

AMD的Chiplet设计案例分享

AMD最新系列微处理器就是以采用Chiplet方法优化其设计,并为芯片选择最适合的技术节点而闻名。AMD资深副总裁、研究员暨产品技术架构师Sam Naffziger在ISSCC详细介绍了该公司采用Chiplet的动机(主因是晶圆工艺节点的进展速度减缓),以及将处理器功能区块分解为分别适合先进工艺节点与较成熟工艺节点的特制切片之挑战所在。P3Uednc

Naffziger的案例研究分享是EPYC服务器处理器的开发;他指出,以多芯片组合电路的方法不是全新的,在以往业界曾采用陶瓷基板制作多芯片模块(MCM),后来又转向采用有机基板;“摩尔定律走向终结,再加上封装技术的演进,开创了多芯片/Chiplet方法的新时代。”P3Uednc

对AMD来说,Chiplet最大的“卖点”在于能改善单颗良品裸晶的成本,较高良率是较小尺寸芯片的天生优势,因此AMD向晶圆代工业者采购的每一片晶圆最后会有较少的故障裸晶。大尺寸裸晶上任何一个地方出现缺陷都会是致命伤,若将之分为四颗小的,其中一颗故障还能有三颗可以出货的产品,而不是一整颗大芯片报废。P3Uednc

Naffziger表示,将单芯片设计改为MCM型态,一开始的自然想法可能会是在第一代设计时,得为额外硅晶圆面积付出高昂代价。其实不是这样。P3Uednc

AMD计算出,以Chiplet方法制作EPYC处理器时,会需要比单一芯片多出10%的硅晶圆面积做为裸晶对裸晶的通讯功能区块、冗余逻辑(redundant logic)以及其他附加功能,但最后整个Chiplet形式处理器的芯片成本,比单芯片处理器节省了41%。能节省40%硅晶圆成本似乎是很难仿效的艰难任务;那么第二代的EPYC产品又达到了甚么成就?P3Uednc

P3Uednc

AMD采用Chiplet方法制作的第一代EPYC处理器,在成本上比单颗芯片更低。(图片来源:ISSCC 2021)P3Uednc

尽管摩尔定律趋缓带来了许多挑战,AMD与其他高性能运算(HPC)业者仍意识到,市场领导地位仍需要采用最尖端的工艺技术,但最新工艺节点的高昂成本是一个严重问题,在技术演进至14/16纳米以后,该趋势更是急遽升高。P3Uednc

幸好Chiplet解决方案提供了在成本与性能上的优化。AMD将EPYC设计分成多个部份,让CPU功能采用最新7纳米节点,模拟与I/O功能区块则使用不那么先进的技术。这是非常合理的作法,因为模拟电路无法获益于晶体管或导线间距的微缩;更引人注意的是,与数字电路相较,传递讯号的I/O本身凸块间距微缩进展相当缓慢。P3Uednc

P3Uednc

AMD计算每颗良品裸晶面积晶圆成本。(图片来源:ISSCC 2021)P3Uednc

精益求精

第二代EPYC运算复合芯片(compute complex die,CCD)有86%面积为CPU与L3 SRAM内存,这似乎是对更昂贵之7纳米技术非常有效益的运用。模拟与I/O是高性能桌上型PC与服务器处理器设计中很重要的部份,这一点从EPYC 2产品有相当大的I/O裸晶(IOD)就明显可以看出;这类芯片可容纳大量串行数据如PCIe (在EPYC 2上有128信道)与DDR信道。P3Uednc

P3Uednc

AMD在EPYC上采用的Chiplet技术演进。(图片来源:ISSCC 2021)P3Uednc

Chiplet解决了芯片设计上的一个问题,同时也带来新的挑战──怎么“切”芯片就是首先会遇到的难题;要在一片封装基板上链接9颗“小芯片”,是一个大工程。不过,将EPYC 2推向真正“混搭”Chiplet设计所付出的努力,是有所回报的。P3Uednc

AMD的设计具备采用较便宜14纳米工艺技术的IOD,支持完整产品的核心数与性能,但成本更低,以24到48核心的处理器来说,成本只有单芯片的一半。AMD指出,较大的核心产品甚至不能以单芯片形式实现;从这些结果来看,Chiplet其实是无可替代的唯一前进途径。P3Uednc

展望未来,Naffziger看到了一些减少连结开销的可能性,像是减少中介层(interposer)与更密集互连、直接在运算裸晶上堆栈内存,以及超越只有内存裸晶的真正3D堆栈。P3Uednc

…不过除非拥有一个完整且开放的生态系统,Chiplet仍然只会是少数顶尖芯片大厂会采用的解决方案,而晶圆代工业者将扮演一个关键角色;台积电在这方面的规划为何?接下来的文章将有来自该公司Pathfinding for System Integration副总经理暨卓越科技院士余振华(Douglas Yu)在ISSCC 2021上的分享,敬请期待!P3Uednc

相关阅读:《Chiplet技术还能怎么玩?台积电、imec这样说……P3Uednc

编译:Judith ChengP3Uednc

责编:DemiP3Uednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 会“IPO“还是”被收购“?Kioxia的技术到底强在哪里?在 尽管存储巨头们心中都期盼更紧密的整合,但如Kioxia若收购成功,日本似乎就没有留下什么大的存储公司,全球闪存业务掌控在美/韩两国手中也震动行业竞争格局与发展,最可能出现的结果可能还是希望Kioxia在适当的节点进行IPO吧
  • Nexperia扩展LFPAK56D MOSFET产品系列,推出符合AEC-Q10 节省空间的LFPAK56D半桥产品可以帮助动力系统、电机控制和DC/DC应用减少60%的寄生电感并改善散热性能
  • 高通公司可能会开发更强大的ARM计算机芯片与苹果竞争 目前,高通采用ARM现有核心设计,并在芯片中实现。随着骁龙888的推出,情况几乎没有改变,但看起来苹果5nm M1芯片给高通带来最终推动力。高通收购Nuvia可以帮助其创建定制核心设计,而不是获得授权使用现有的核心设计。
  • “光子替代电子”颠覆半导体行业:盘点硅光市场的玩家们 尽管日前思科以26亿美元收购硅光子公司Acacia一案再生变数,且双方争执的理由居然是“是否在合并协议规定的期限内获得中国国家市场监督管理总局(SAMR)的批准”,但不可否认的是,随着摩尔定律脚步的放缓,将光子和集成电路中的电子结合在一起,甚至是用光子替代电子形成“片上光互联”,以实现对现有光模块产业链的重塑,正成为半导体行业数个“颠覆式创新”中的重要方向之一。
  • 超宽带(UWB)技术基础及其测试方法 超宽带(UWB)技术是一种利用纳秒级的窄脉冲进行数据传输的无线通信技术。它既不同于传统的窄带通信技术,也不同于广泛用于宽带通信的OFDM技术,UWB信号的超大带宽和极低功率对测试方法和测试仪表提出了新的需求和挑战
  • 一种陶瓷贴片电容失效率以及寿命的评估方法 随着陶瓷贴片电容朝着小型化、大容量的趋势发展,陶瓷电容的规格越来越极限,设计余量也越来越小。近年来,在陶瓷电容选型阶段,用户也越来越关注电容的失效率和寿命。 本文分别介绍了用于评估偶然失效阶段失效率和损耗失效阶段寿命的方法,两种方法同步运用,能够有效对陶瓷电容的可靠性进行综合评估。文章举例计算了某品牌规格为X7S-6.3V-47μF±20%-1210电容的失效率和寿命,结果显示该规格电容在100℃、3.3V条件下偶然失效阶段的失效率为7Fit,此条件下寿命约为8.1年。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了