广告

苹果A15芯片将采用什么制程?5nm or 3nm?

2020-10-26 综合报道 阅读:
苹果iPhone 12已经发布,采用A14芯片,5nm制程,台积电代工,其性能也比上一代提高40%以上,详见:《苹果A14处理器比A12性能提升高达40%,与A13、骁龙865比呢?》。按照惯例,这一代发布以后,苹果早就着手准备下一代A15了,而且A15应该比A14性能要有提升(至于提升幅度多大看手机换代情况),那么,A15将采用什么工艺呢?是否还由台积电代工?

苹果iPhone 12已经发布,采用A14芯片,5nm制程,台积电代工,其性能也比上一代提高40%以上,详见:《苹果A14处理器比A12性能提升高达40%,与A13、骁龙865比呢?》。按照惯例,这一代发布以后,苹果早就着手准备下一代A15了,而且A15应该比A14性能要有提升(至于提升幅度多大看手机换代情况),那么,A15将采用什么工艺呢?是否还由台积电代工?f8nednc

据台湾工商时报报道,苹果A14及A14X处理器已在台积电采用5纳米制程量产,预期明年会推出新款桌上型电脑A14T处理器及苹果自行开发绘图处理器(GPU),同样采用台积电5纳米制程投片。据供应链业者消息,苹果已着手进行新一代A15系列处理器开发,预期会采用台积电5纳米加强版(N5P)制程,明年第三季开始投片。f8nednc

f8nednc

苹果今年下半年推出新款iPad及iPhone 12产品线,采用自家设计的A14系列处理器,其中,iPad Air及iPhone 12全系列都采用A14应用处理器,至于即将在11月发表的Arm架构MacBook则会采用自行研发的A14X处理器。苹果A14以及A14X均已在台积电采用5纳米制程量产。f8nednc

苹果已宣布将推出Apple Silicon的Arm架构处理器以取代英特尔x86架构中央处理器。事实上,苹果自2010年开发出应用在iPhone及iPad的首款A4应用处理器至今,A系列晶片已经历10个世代的演进,自有Arm架构晶片研发及量产的学习曲线同样走了10年,运算效能及低功耗表现优于预期,预计在二年之内把Macbook及iMac处理器转换自家设计的Apple Silicon。f8nednc

除了应用于Macbook的首款Apple Silicon处理器A14X已采用台积电5纳米量产,根据苹果供应链消息,苹果明年将推出研发代号为Lifuka的首款自行研发GPU,以及研发代号为Mt.Jade的首款桌上型电脑处理器A14T,两款晶片都会在明年上半年采用台积电5纳米制程投片。f8nednc

苹果研发团队近期亦着手进行新一代A15系列处理器的开发,其中,应用在苹果明年新款iPhone 13系列5G智慧型手机的A15 Bionic应用处理器,预期会采用台积电明年推出的5纳米加强版N5P制程,明年第三季开始投片,而后续包括A15X、A15T等第二代Apple Silicon亦会随后推出,预估同样采用台积电N5P制程量产。f8nednc

法人表示,苹果iPhone、iPad、Macbook及iMac等产品线已开始进入A14系列处理器的世代交替,而且新一代A15系列处理器研发符合预期,明年将会成为台积电5纳米最大客户。由于包括高通、博通、迈威尔、超微、联发科等明年也会推出5纳米产品,乐观看待台积电明年5纳米产能全年维持满载。f8nednc

晶圆代工龙头台积电及微影设备大厂ASML于上周法人说明会透露了更多3纳米细节。台积电3纳米采用鳍式场效电晶体(FinFET)架构及极紫外光(EUV)微影技术,逻辑密度与5纳米相较将大幅增加70%,且EUV光罩层数将倍增且超过20层。因此,台积电积极采购EUV曝光机设备,未来三~五年仍将是拥有全球最大EUV产能的半导体厂,包括家登及崇越等供应商可望受惠。f8nednc

台积电EUV微影技术已进入量产且制程涵盖7+纳米、6纳米、5纳米。据设备业者消息,台积电7+纳米采用EUV光罩层最多达四层,超微新一代Zen 3架构处理器预期是采用该制程量产。6纳米已在第四季进入量产,EUV光罩层数较7+纳米增加一层,包括联发科、辉达、英特尔等大厂都将采用6纳米生产新一代产品。f8nednc

台积电下半年开始量产5纳米制程,主要为苹果量产A14及A14X处理器,包括超微、高通、辉达、英特尔、博通、迈威尔等都会在明年之后导入5纳米制程量产新一代产品。5纳米EUV光罩层数最多可达14层,所以Fab 18厂第一期至第三期已建置庞大EUV曝光机台设备因应强劲需求,台积电明年将推出5纳米加强版N5P制程并导入量产,后年将推出5纳米优化后的4纳米制程,设备业者预期N5P及4纳米的EUV光罩层数会较5奈米增加。f8nednc

台积电在日前的法说会中宣布,3纳米研发进度符合预期且会是另一个重大制程节点,与5奈米制程相较,3奈米的逻辑密度可增加70%,在同一功耗下可提升15%的运算效能,在同一运算效能下可减少30%功耗。3奈米制程采用的EUV光罩层数首度突破20层,业界预估最多可达24层。f8nednc

ASML执行长Peter Wennink在日前法说会中指出,5纳米逻辑制程采用的EUV光罩层数将超过10层,3纳米制程采用的EUV光罩层数会超过20层,随着制程微缩EUV光罩层数会明显增加,并取代深紫外光(DUV)多重曝光制程。f8nednc

台积电纳米及3纳米的EUV光罩层数倍数增加,提供EUV光罩盒(EUV Pod)的家登受惠最大,今、明两年产能均已被大客户预订一空。至于EUV产能大幅提高,代理EUV光阻液的崇越接单畅旺,订单同样排到明年下半年。f8nednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • Silicon Labs扩展隔离栅极驱动器将延迟减半,同时显著提 -新型隔离栅极驱动器将延迟减半,同时显著提高瞬态抗扰性-
  • 使用PCIe交换网结构在多主机系统中优化资源部署 PCIe交换网结构是一种能够充分利用CPU巨大性能的绝佳方法,但PCIe标准本身存在一些障碍。不过,可以通过使用动态分区和多主机单根I/O虚拟化共享技术来解决这些难题,以便可以将GPU和NVMe资源实时动态分配给多主机系统中的任何主机,从而满足机器学习工作负载不断变化的需求。
  • 英特尔7nm工艺已有进展,将由谁来生产? 在移动手机终端和基站的芯片领域,已经实现了5nm量产或者试验,不过在PC和服务器芯片方面,似乎还是停留在10nm的“天堂”,尽管最近英特尔透露7nm芯片已经设计完毕,但是还未正式投产,其生产工艺依然还有问题,那么,其会不会采用第三方代工,将由谁来代工呢?
  • 下一代先进IC设计人才需要懂封装! “Raychowdhury是少数专注于此趋势的人之一,他告诉我们,封装是一个工艺工程师必须了解的。他以AMD的Zen处理器以及Intel的Lakefield处理器为例,表示Intel就是在Lakefield芯片使用了一种叫做Foveros的封装整合技术;而根据他的观察,“AMD使用了一种类似的整合技术,将7纳米CPU与10纳米I/O以封装级整合结合在一起,这有助于改善系统良率。他们这种技术的旗舰产品是Zen 2。”
  • 机器学习实战:GNN(图神经网络)加速器的FPGA解决方案 应用Achronix Speedster7t FPGA设计高能效、可扩展的GNN加速器
  • Imagination多核架构GPU IP面积缩减25%,功耗降低达30% 10月13日,Imagination发布了最新一代IMG B系列高性能GPU IP,这款多核架构GPU IP 4个系列内核有33种配置。B系列能够提供6 TFLOPS(每秒万亿次浮点运算)的计算能力,与上一代IMG A系列产品相比,功耗降低达30%,面积缩减了25%,且填充率比竞品IP内核高2.5倍。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了