广告

台积电首推1.6nm,首批用户不是苹果

2024-04-25 16:23:56 EDN电子技术设计综合报道 阅读:
得益于人工智能芯片公司的无限需求,台积电开发新的A16工艺节点的速度比预期要快

英特尔曾耗资 3.73 亿美元获得了第一台高数值孔径 EUV 光刻机,今年2月,英特尔曾公开表示,将借助ASML的新型高数值孔径EUV光刻机,实现英特尔14A工艺节点,制造出世界上最快的芯片,准备在今年晚些时候投入生产,并在 2025 年及以后真正启动并生产芯片。th6ednc

但,台积电的下一代A16工艺,不需要ASML的新型高数值孔径 EUV 光刻机。th6ednc

台积电表示,其下一代 A16 工艺技术将于 2026 年推出,准备与英特尔及其新型高数值孔径 EUV 机器进行对决。th6ednc

台积电首次推出TSMC A16 TM技术,采用领先的纳米片晶体管和创新的背面电源轨解决方案,预计于2026年量产,带来逻辑密度和性能的大幅提升。 th6ednc

相较于台积公司的N2P制程,A16在相同Vdd (工作电压)下,速度增快8-10%,在相同速度下,功耗降低15-20%,芯片密度提升高达1.10倍,以支持数据中心产品。th6ednc

哪些客户会首批采用A16?

台积电 (TSMC) 高管表示,AI芯片制造商将成为其新 A16 工艺技术的首批采用者,而不是像苹果这样的智能手机制造商。th6ednc

台积电首席执行官魏哲家博士表示:“我们正在进入一个人工智能赋能的世界,人工智能不仅运行在数据中心,还运行在个人电脑、移动设备、汽车,甚至物联网中。”th6ednc

台积电透露,得益于英伟达等人工智能芯片公司的无限需求,台积电开发新的A16工艺节点的速度比预期要快。th6ednc

TSMC 2024 年北美技术研讨会上研讨会上介绍的新技术包括

  • 台积电 A16 TM技术:随着台积电行业领先的 N3E 技术现已投入生产,N2 也有望在 2025 年下半年投入生产,台积电推出了 A16,这是其路线图上的下一个技术。 A16 将把台积电的 Super Power Rail 架构与其纳米片晶体管结合起来,计划于 2026 年生产。它通过将前端布线资源专用于信号来提高逻辑密度和性能,使 A16 成为具有复杂信号路线和密集电力传输网络的 HPC 产品的理想选择。与台积电的N2P工艺相比,A16将在相同V dd(正电源电压)下提供8-10%的速度提升,相同速度下功耗降低15-20%,并为数据中心产品提供高达1.10倍的芯片密度提升。

th6ednc

  • TSMC NanoFlex TM纳米片晶体管创新:台积电即将推出的 N2 技术将与 TSMC NanoFlex 一起推出,这是该公司在设计技术协同优化方面的下一个突破。 TSMC NanoFlex 为设计人员提供了 N2 标准单元(芯片设计的基本构建模块)的灵活性,短单元强调小面积和更高的功率效率,而高单元则最大限度地提高性能。客户能够在同一设计模块中优化短电池和高电池的组合,调整其设计以实现其应用的最佳功耗、性能和面积权衡。
  • N4C 技术:台积电宣布推出 N4C,将台积电的先进技术推向更广泛的应用领域,它是 N4P 技术的延伸,可降低高达 8.5% 的芯片成本,且采用成本低,计划于 2025 年量产。N4C 提供面积高效的基础IP 和设计规则与广泛采用的 N4P 完全兼容,通过减小芯片尺寸而提高产量,为价值层产品迁移到台积电的下一个先进技术节点提供了经济高效的选择。
  • CoWoS ®SoIC 和晶圆系统 (TSMC-SoW™ )台积电的基板晶圆上芯片 (CoWoS ® ) 允许客户封装更多处理器内核和高带宽内存,成为人工智能革命的关键推动者(HBM) 并排堆叠在一个中介层上。与此同时,我们的集成芯片系统 (SoIC) 已成为 3D 芯片堆叠的领先解决方案,客户越来越多地将 CoWoS 与 SoIC 和其他组件搭配使用,以实现最终的系统级封装 (SiP) 集成。

借助晶圆系统,台积电提供了一种革命性的新选项,可在 300 毫米晶圆上实现大量芯片,提供更强的计算能力,同时占用更少的数据中心空间,并将每瓦性能提高几个数量级。台积电的首款 SoW 产品是一种基于集成扇出 (InFO) 技术的纯逻辑晶圆,现已投入生产。利用 CoWoS 技术的晶圆上芯片版本计划于 2027 年准备就绪,能够集成 SoIC、HBM 和其他组件,以创建强大的晶圆级系统,其计算能力可与数据中心服务器机架甚至整个服务器相媲美。服务器。th6ednc

  • 硅光子集成:台积电正在开发紧凑型通用光子引擎(COUPE™)技术,以支持人工智能热潮带来的数据传输爆炸式增长。 COUPE 使用 SoIC-X 芯片堆叠技术将电气芯片堆叠在光子芯片之上,从而在芯片间接口处提供最低的阻抗,并且比传统的堆叠方法具有更高的能效。台积电计划在 2025 年使 COUPE 获得小型可插拔产品的资格,然后在 2026 年作为共封装光学器件 (CPO) 集成到 CoWoS 封装中,将光学连接直接引入封装中。
  • 汽车先进封装:在2023年推出N3AE“Auto Early”工艺后,台积电通过将先进硅与先进封装相集成,继续满足汽车客户对更强计算能力的需求,满足高速公路的安全和质量要求。台积电正在开发适用于高级驾驶辅助系统 (ADAS)、车辆控制和车辆中央计算机等应用的 InFO-oS 和 CoWoS-R 解决方案,目标是在 2025 年第四季度之前获得 AEC-Q100 2 级资格。
责编:Echo
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了