广告

加速特征相关(FD)干法刻蚀的工艺发展

2021-11-15 11:16:39 Lam Research 阅读:
SEMulator3D中可视刻蚀特征提供了一种模拟与现实刻蚀腔室接近的刻蚀速率的方法

在干法刻蚀中,由于与气体分子的碰撞和其他随机热效应,加速离子的轨迹是不均匀且不垂直的(图1)。这会对刻蚀结果有所影响,因为晶圆上任何一点的刻蚀速率将根据大体积腔室可见的立体角和该角度范围内的离子通量而变化。这些不均匀且特征相关的刻蚀速率使半导体工艺设计过程中刻蚀配方的研发愈发复杂。在本文中,我们将论述如何通过在SEMulator3D®中使用可视性刻蚀建模来弥补干法刻蚀这一方面的不足。MlSednc

MlSednc

图1a:中性气体在腔室内随机流动的二维展示。气体的行进角度在图中描绘的所有方向上均等分布(图1a)。图1b:显示了带正电的离子和一个带负电的晶圆。离子会因电场而向下加速;然而,由于随机热效应和与其他离子或气体分子的碰撞,完美垂直轨迹无法实现。角速度分布可以近似为高斯函数(图1b)。MlSednc

角相关刻蚀MlSednc

确定材料刻蚀速率(ER)最简单的方法是在实际刻蚀前后测量晶圆的材料厚度。在刻蚀过程中使用平面晶圆可确保局部区域内的所有位置具有相同的张角和离子通量,这将带来可测量的统一刻蚀速率(图2a)。由于不同的刻蚀角度和不断变化的离子通量,在特征相关的刻蚀过程、例如沟槽和硬掩膜刻蚀中,确定该刻蚀速率是不可能的。SEMulator3D能够使用其多刻蚀功能模拟此类刻蚀。该软件可测量任意给定点的可见立体角并计算与该立体角范围内离子通量成比例的常态刻蚀量(图2c)。入射角的离子通量分布被假定为具有标准差的高斯分布。MlSednc

MlSednc

图2a:在平面晶圆表面,每个位置(A、B、C、D)完全暴露在腔室中(开口角为180°),并且接收各个方向的全部离子通量。图2b:在凹坑和沟槽(E、F)底部,腔室视线内的角度范围减小。刻蚀速率可以表示为角度范围内的分布积分(垂直线之间曲线下的阴影区域)。MlSednc

刻蚀配方剖析 MlSednc

给定刻蚀腔室设置(射频功率和压力设置)的离子角分散可以凭经验用延时刻蚀样品的扫描电镜(SEM)图像确定,随后可以在SEMulator3D中模拟出虚拟腔室内的“虚拟”结构。虚拟实验设计可以在此模型中运行——通过改变角分散,直到虚拟刻蚀建模结果与实际SEM图像轮廓相匹配。3展示的是,在SEMulator3D中将刻蚀样品的虚拟延时SEM与几个不同厚度的模型进行了比较,显示不同角分散值下的刻蚀形状和深度。SEMulator3D中的厚度设置说明的是在大体积腔室具有完全可视性的区域内理论上最大的材料去除。该设置将与实际刻蚀腔室中样品上的最大离子通量成比例。与实际刻蚀配方最匹配的模拟设置将在每个成比增加的厚度和时间上都具有与SEM图像相匹配的模拟轮廓(3D模拟图像)。开发与相应的实际刻蚀配方相匹配的模拟配方具有重大价值,它可用于预测样品的刻蚀时间演变,并使工艺探索期间在其他应用和结构中使用虚拟刻蚀模型成为可能。MlSednc

MlSednc

图3:模拟实验设计与延时SEM的比较。模拟实验设计使用了恒定刻蚀量和不同的角分散(高斯分布的标准差),进行模拟并显示增量材料删除步骤失效。右侧的直方图说明了角度分布与软件中数值设置的相关性(不按比例)。刻蚀工艺的实际角分散是通过找到与刻蚀轮廓最匹配的模拟实验设计结果来确定的。MlSednc

使用剖面配方优化 SADP 样品 MlSednc

作为SEMulator3D中可视性刻蚀的示例,我们将使用剖面的二氧化硅 (SiO2)和氮化硅 (SiN) 刻蚀工艺模型来确定确保SADP柱孔关键尺寸的均匀性所需的最佳原子层沉积 (ALD) 厚度(见图4)。该样品由50nm SiN层和100nm高的碳芯轴组成,芯轴直径20nm,水平间距80nm。最终目标是使用SADP创建一个40nm间距的孔阵列。此剖面SiN / SiO2刻蚀的角分散为0.08,对所有异物的选择比为0.3。使用ALD形成的孔不对称形状呈现为带有圆形开口的菱形,与在芯轴上形成的圆柱形孔形成对比。由于此菱形孔的大小可以通过ALD进行调整,我们需要确定ALD的临界厚度,刻蚀过程中这一厚度的ALD下进入此菱形孔区域的离子总量与进入圆柱区域的离子总量相等,这将带来相等的刻蚀深度和形状。MlSednc

MlSednc

图4:孔阵列上的菱形SADP,芯轴直径20nm,水平间距80nm。处于扩张的向外沉积形成了孔,这些孔又形成菱形并具有圆形开口。使用剖面SiO2刻蚀,可以探索不同ALD厚度刻蚀孔的形状。MlSednc

SEMulator3D中可以通过ALD厚度实验设计确定这一最佳厚度。该模拟的结果如图5所示,刻蚀自上而下的形状和底部横截面也可见。随着ALD厚度的增加,SiN /基底界面处的孔形状从方形变为圆形,并且逐渐变小。在足够的ALD厚度下,菱形孔的尖端可视度有限,这会导致较低的刻蚀速率且刻蚀保持圆形。在23.5nmALD厚度下得到了此次剖面SiO2SiN刻蚀工艺最均匀的孔形状。MlSednc

MlSednc

结论

SEMulator3D中可视刻蚀特征提供了一种模拟与现实刻蚀腔室接近的刻蚀速率的方法。SEMulator3D可视性刻蚀设置,例如角分散和选择比,可以与延时SEM图像进行比较,以验证工艺模型。之后,该工艺模型可以用来探索刻蚀配方变化对不同结构和不同刻蚀次数的影响,免去实际晶圆制造和测试的时间和成本。MlSednc

责编:DemiMlSednc

  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 商务部暂停天然砂对台湾地区出口,台积电难受了 据EDN电子技术设计了解,商务部网站8月3日早晨8点发布最新消息,表示将从即日起暂停天然砂对台湾地区出口。不少网友认为暂停天然砂对台湾地区的出口,此举将严重影响台湾的建筑业,实则影响不仅仅如此。台湾地区天然砂进口量的90%以上来自大陆,而台湾芯片占台湾2021年出口额的34.8%。网友称商务部暂停天然砂对台湾地区出口是捏到了台湾半导体制造业的七寸。
  • 美国参议院批准价值2460亿美元的芯片法案 美国参议院周三通过立法,以超过 750 亿美元支持国内半导体产业。GlobalFoundries、英特尔、三星代工厂、德州仪器、台积电和其他在美国建立半导体制造设施的公司或将受益。
  • 第三代半导体——碳化硅材料之制程与分析 SiC功率电子是加速电动车时代到来的主要动能。以SiC MOSFET取代目前的Si IGBT,不仅能使电力移转时的能源损耗降低80%以上,同时也可让芯片模块尺寸微缩至原本的1/10,达到延长电动车续航里程及缩短充电时间的功效。
  • 苹果芯片专家被三星挖走,担任新封装解决方案中心总监 在苹果扩张自研芯片版图的同时,也有半导体公司从苹果“挖”半导体专家,三星就是其中之一。据韩国商务部的一则消息指出,一位在苹果工作了九年的芯片专家离开了公司,加入了三星。
  • 三星正式发货第一批 3nm GAA 芯片 25日,三星电子在京畿道华城校区的V1线(仅限EUV)举行了使用下一代晶体管GAA(Gate All Around)技术的3nm代工产品出货仪式,这也意味着三星超越台积电成为第一家 3nm 芯片制造商。
  • MIT研究人员发现了一种性能比硅更好的半导体材料 硅是地球上最丰富的元素之一,其纯净形式已成为许多现代技术的基础,从太阳能电池到计算机芯片,但硅作为半导体的特性远非理想。现在,来自 MIT、休斯顿大学和其他机构的一组研究人员发现了一种称为立方砷化硼的材料,这种材料可以克服硅的上述两个限制。其为电子和电洞提供了高迁移率,并具有优良的热导率。研究人员表示,这是迄今为止发现最好的半导体材料,在将来也可能说是最好的材料。
  • 高通发布4nm骁龙W5+骁龙W5芯片,专为可穿戴设计 据EDN电子技术设计报道,高通7月20日正式发布了全新4nm制程的骁龙可穿戴平台W5 Gen1和骁龙W5+ Gen。与两年前的上一代产品骁龙wear 4100相比,骁龙W5与W5+采用了全新的命名方式,整体功耗降低超50%。SoC工艺从12nm提升到4nm,协处理器使用22nm制程工艺。
  • M2 Pro 和 M2 Max 或是苹果首款采用台积电3nm 工艺的 M1 Pro 和 M1 Max 最多可配置 10 核 CPU 和 32 核 GPU。借助 M2 Pro 和 M2 Max,Apple 有望突破这一门槛,为这两个领域带来更多的核心数量。目前M2 Pro相关的爆料很少,但据称M2 Max 有12 核 GPU 和 38 核 GPU。12 核 CPU 将包括 10 个性能核心和两个能效核心。
  • 小米12S Ultra游戏性能超越iPhone 13 Pro Max?高通骁龙 高通将骁龙8 Plus Gen 1的量产交给台积电之后,其生产技术带来了许多改进,其中之一是提高了游戏性能。众所周知,Apple 的 A15 Bionic 是目前公认的最快的移动 SoC,但这一认知却被小米 12S Ultra 搭配高通骁龙8 Plus Gen 1所颠覆。
  • 字节跳动扩大芯片工程师招聘,已从华为海思、Arm“挖” 近日,有消息称字节“芯片研发”相关岗位的招聘需求正进一步扩大,并已从华为海思、Arm公司“挖”了不少人。EDN小编在字节跳动官网招聘页面以“芯片”为关键词进行搜索,发现有31条相关信息……
  • 抢跑3nm制程竞赛,三星能否领先台积电? 藉由比台积电更早一点开始制造3nm芯片,是否有助于三星获得显著优势还有待观察,而这也将会是一件有趣的事...
  • 研究人员开发出新设计框架,用于构建下一代模拟计算芯片 印度科学研究所 (IISc) 的研究人员开发了一种设计框架,用于构建下一代模拟计算芯片组,与目前大多数电子设备中的数字芯片相比,该芯片组速度更快、功耗更低。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了