向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

世界最大FPGA芯片来了!包含350亿晶体管

时间:2019-08-22 作者:网络整理 阅读:
它是一款“Chip Maker’s Chip”(为芯片制造商打造的芯片),主要面向最顶级ASIC、SoC芯片的仿真和原型设计,以及测试、测量、计算、网络、航空、国防等应用领域。

赛灵思(Xilinx)推出了“有史以来”最大容量的FPGA芯片“Virtex UltraScale+ VU19P”,拥有多达350亿个晶体管,密度在同类产品中也是最大的,相比上代Virtex UltraScale VU440增大了1.6倍,而功耗降低了60%。

赛灵思这片VU19P芯片不仅尺寸、容量都非常巨大,而且与前几天美国创企Cerebras拿出的全球最大巨型芯片相比,它有着更大的产业意义。

有史以来最大容量的FPGA芯片

VU19P FPGA采用台积电16nm工艺制造(上代为20nm),基于ARM架构,集成了16个Cortex-A9 CPU核心、893.8万个系统逻辑单元、2072个用户I/O接口、224Mb(28MB)内存,DDR4内存带宽最高1.5Tbps(192GB/s),80个28G收发器带宽最高4.5Tbps(576GB/s),支持PCIe 3.0 x16、PCIe 4.0 x8、CCIX。

该芯片采用Lidless无顶盖封装,优化散热,可让设计者发挥最极致的性能。

据赛灵思表示,赛灵思是全球三代“最大容量”FPGA记录的保持者——第一代是 2011年的Virtex-7 2000T,第二代是2015年的Virtex UltraScale VU440,第三代是如今2019年的Virtex UltraScale+ VU19P。

相比上一代“冠军”——20nm的UltraScale 440 FPGA——新一代VU19P将容量扩大了1.6倍,同时也让系统能耗降低了60%。

VU19P的I/O接口数量和带宽也是前代产品的1.4倍,方便用户实现可扩展性、调试和实际验证。

虽然具体面积没有公布,和日前那个1.2万亿晶体管、46225平方毫米、AI计算专用的世界最大芯片不在一个数量级,但在FPGA的世界里,绝对是个超级庞然大物,从官方图看已经可以盖住一个马克杯的杯口。

016ednc20190821

相比之下,AMD 64核心的二代霄龙为320亿个晶体管,NVIDIA GV100核心则是211亿个晶体管。

一款“Chip Maker’s Chip”

赛灵思Virtex UltraScale+系列高级产品线经理Mike Thompson说,现在市面上所有最尖端的芯片在流片前都需要用FPGA芯片进行仿真与原型设计,VU19P正是为此而生,它是一款“Chip Maker’s Chip”(为芯片制造商打造的芯片),主要面向最顶级ASIC、SoC芯片的仿真和原型设计,以及测试、测量、计算、网络、航空、国防等应用领域。

它还支持各种复杂的新兴算法,包括人工智能、机器学习、视频处理、传感器融合等。赛灵思产品线市场营销与管理高级总监Sumit Shah表示,VU19P不仅能帮助开发者加速硬件验证,还能助其在ASIC或SoC可用之前就能提前进行软件集成。

除了硬件技术之外,赛灵思还提供VIVADO设计套件,并为使用者提供工具流和IP支持,让芯片制造商其在芯片可用之前就能进行软件集成,降低成本、减轻流片风险、提高效率并加速产品上市进程。

VU19P FPGA将在2020年秋季批量供货。

(责编:Demi Xia)

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 用FPGA和最少的模拟电路设计电源 偶尔我们需要为一些微型模拟电路供电,现成的电源IC对这些任务来说有点“杀鸡用牛刀”的感觉。当电源要求仅为毫安级时,尤其如此。如果你的板载FPGA正好还有一些备用引脚和资源,不将它们利用起来有点可惜。本文将介绍一种极简单的开关电源设计,并探讨利用FPGA资源和最小的模拟电路产生电源的几种方法。
  • 在ASIC到I/O的连接中实施高速双同轴解决方案的设计考 从事架顶式(TOR)交换机、路由器及服务器设计的OEM都要求I/O和背板连接器能够提供极高的带宽速度与效率,同时确保在封装紧密的电路中提供适宜的热管理,而不会影响信号的完整性。高速的双同轴解决方案,而非标准的印刷电路板走线,代表当前设计方法的一个重大变化。
  • 2019年中国最需要的十款创新国产IC 5月10日,一年一度的“松山湖中国IC创新高峰论坛”再次盛大举行。松山湖IC论坛已迈进第九个年头,2019年中国最需要的十款创新国产IC有哪些?
  • 高级节点面临边缘误差问题 美国应用材料公司(Applied Materials)的专家表示,边缘放置误差(EPE)已经成为半导体高产的新挑战,同时她给出了如何解决这种问题的指导。
  • FTC对高通的垄断调查揭露出2G/3G/4G/5G专利收费的操作 苹果指控高通采取“no license — no chips”的手段威胁客户,借此收取高昂的专利授权费。美国联邦贸易委员会(FTC)对高通的垄断调查裁决将可能截断高通的专利收费财路。透过FTC的垄断庭审,高通的专利授权操作内幕被一一解开。
  • 从“违禁”到“合规”:中兴花费20亿美元学的一堂课 合计高达20亿美金的罚款,高管大换血,中兴在风雨飘摇中走过了2018。伴随着“违禁”、“拒绝令”和“合规”这些令人心悸的词汇,中兴在经历了跌入低谷的绝望后,借着5G的先锋优势和对未来的希望,又重新振作起来,迈入2019。让我们回头细数中兴在2018年到底经历了一些什么。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告