广告

“后摩尔”技术包含哪些?从ISSCC 2021说起

2021-05-20 矽说 阅读:
什么是“后摩尔”?为什么“后摩尔”要提升到国家战略程度?“后摩尔”技术包含哪些?本期矽说小编就来谈一谈我眼中的后摩尔。

最近的一则新闻把一个原本在学术界的词汇——“后摩尔”拉升到了公众视野。HN6ednc

什么是“后摩尔”?为什么“后摩尔”要提升到国家战略程度?“后摩尔”技术包含哪些?本期矽说小编就来谈一谈我眼中的后摩尔,因为一直欠着大家一篇ISSCC 2021的review,正好有机会借着这个话题来一起讨论下。HN6ednc

后摩尔定义:尺寸微缩的边际效应递减

历史上的摩尔定律,一般分为两个阶段,第一个阶段是从Gordon Moore提出摩尔定律开始,到2000年前后,这个阶段一般称为 Full Scaling或者恒定电场微缩阶段,这个阶段的摩尔定律是温馨且甜蜜的童话,所有的性能指标都微缩,单位面积上的发热量保持不变。HN6ednc

PPA(Power/Performance/Area),无论哪个都在有条不紊提升。HN6ednc

也正是这个时期开始,芯片厂商们意识到,押注摩尔定律稳赚不赔,就像投资北上广深的房价。HN6ednc

HN6ednc

 HN6ednc

然而好景不长,由于晶体管的阈值电压在到100nm以后几乎无法下降,Full scale的摩尔定律遇到了阻碍。HN6ednc

于是一种新的摩尔定律产生——我们一般称为恒定电压微缩。HN6ednc

虽然尺寸还在变小,速度还在变快,但是恒定电压微缩下,单位面积下的发热量是随微缩节点平方率上升。HN6ednc

换言之,这样的摩尔定律一定带来芯片发热的爆炸。如果我们芯片充分利用微缩带来益处,小小芯片很可能其发热密度能赶上核电站甚至是火箭推进器。HN6ednc

HN6ednc

问题来了,20nm以下的工艺发展,且不论能否造出来,假设CMOS器件制造无碍,能否继续享受摩尔定律器件微缩带来的芯片性能的上升红利?HN6ednc

由于发热宛如小火炉现象,实际摩尔定律发展边际效应已然递减。而且,更现实的问题是设计成本。HN6ednc

20nm以下的工艺采用FinFET/GAA等立体结构,无论数字还是模拟电路,设计难度指数级上升,设计成本更是让一般的芯片公司望洋兴叹。HN6ednc

一颗5nm SoC的设计成本是28nm的10倍之多。相比之下,带来性能跃迁只有2、3倍。从经济的角度,除了少部分出货量超过100KK的芯片,大部分芯片的微缩已经停滞在了28nm节点上下。HN6ednc

当然,这种停滞还可能源于某些国际政治的因素。比如某西方大国不让我们的某实力大厂在某岛的代工厂上流14nm以下的工艺等。还有就是,2nm以下的芯片能不能造出来,大家也没啥谱。毕竟已经是十几个原子的事情了,现在基于量子力学的半导体物理理论管不管用还两说呢。HN6ednc

 HN6ednc

总而言之,所谓“后摩尔”指的就是当摩尔定律对于大部分芯片设计公司来说已经停滞时,有没有什么颠覆性技术可以让芯片在没有尺寸微缩的前提下继续保持PPA的提升。HN6ednc

简单而言,可以从器件、架构、集成方法的角度来讨论后摩尔的关键技术。HN6ednc

后摩尔器件:CMOS工艺的百尺竿头

既然CMOS器件在先进节点已经如此挣扎,那“后摩尔”时期,是否可以找一些能和CMOS工艺的兼容的新器件代替传统的MOS器件呢?这一想法的率先在存储器中完成落地。HN6ednc

ISSCC 2021中,中科院微电子所在14nm FinFET工艺节点上,用忆阻器实现的阻变RAM(ReRAM)代替了传统的基于Flash 浮栅MOS管HN6ednc

在CMOS兼容的工艺里,采用新原理器件实现了FinFet工艺的非易失存储。HN6ednc

相比之下,Flash工艺在28nm,甚至40nm就已经达到了工艺微缩的极限。HN6ednc

 HN6ednc

HN6ednc

不仅用于存储,由于ReRAM的器件具有电阻特性,与电流、电压可通过欧姆定律、基尔霍夫定律实现乘和累加的物理关系,因此可被广泛用于并行模拟计算电路中,这种电路也被称为存算一体HN6ednc

ISSCC 2021中,台湾清华大学通过数模混合的计算电路,首次基于ReRAM的实现8位的存算一体电路,且能效保持在11TOPS/W。HN6ednc

其电路模块结构如下所示:HN6ednc

HN6ednc

 HN6ednc

后摩尔架构:算法与电路的紧耦合契机

除了器件本身,“后摩尔”的另一潜力的来源是其专用性。HN6ednc

传统的通用电路性能饱和,所以这两年“领域专用”的设计如火如荼。ISSCC自然也不能缺席。特别是在人工智能芯片领域。目前AI算法发展速度是每3.4个月算力翻倍,而摩尔定律最快也得1.5年单位面积上的尺寸翻倍。HN6ednc

若要能稍稍赶上这一发展速度,就得联合算法寻找新的契机。HN6ednc

HN6ednc

在ISSCC的AI芯片Session中,几乎所有芯片设计都紧紧拥抱了算法,基于协同设计催化出更好的性能。HN6ednc

例如,IBM提出的基于混合8位浮点的AI训练芯片。通过自定义FP8的数据格式,完成训练。精度上,和标准32位浮点的训练精度相差不超过1%,同时功耗又能保持在3TOPS/W以上,避免GPU百瓦级的耗电与发热。HN6ednc

 HN6ednc

HN6ednc

 HN6ednc

还有清华大学在ISSCC 2021报告的两篇存算一体SoC的论文。HN6ednc

第一篇通过利用传统Cache一致性机制中的Set Associative技术,存算一体系统芯片中的再发明,完成了对稀疏输入的高效读写与计算,用更小的硬件代价完成更大规模的计算。HN6ednc

HN6ednc

第二篇通过利用In-tensor decomposition train算法将最占据存储空间的神经网络权重最大的三维卷积核 分解为多个小向量的乘积,通过仅存储这些小向量的方式,结合量化和稀疏性优化实现高性能片上存储空间。HN6ednc

HN6ednc

可见,上述方法的性能提升及其背后的新架构探索,都不适用于通用计算,但是通过算法与电路的更紧密结合,突破目前“摩尔时期”通用模块的性能瓶颈的效果显著。HN6ednc

后摩尔集成:3D视角重新定义芯片与互联

摩尔定律的“初心”判断标准是单位面积上的晶体管数量的增长速度。HN6ednc

在过去的很多年里,摩尔定律关心的都是二维平面上CMOS器件的尺寸微缩。但在后摩尔时代,如果二维的增长饱和了,为什么不考虑三维呢?ISSCC 2021上有多篇从3D视角切入的芯片可以提供讨论。HN6ednc

首先是来自Sony的智能CIS传感芯片。由于人工智能应用的兴起,进传感器侧的AI芯片一直是CIS领域的热门话题。HN6ednc

Sony通过三维封装与Cu-Cu互联,将一个CMOS图像传感器阵列与模拟前端、AI芯片集成在一个封装内。利用Cu-Cu互联高带宽避免了额外的传感器与处理器数据通信瓶颈。HN6ednc

 HN6ednc

此外,三维封装的另一个火热话题是Chiplet。虽然ISSCC 2021的论文中未有太多的Chiplet paper,但是在forum上,也披露了不少已发表的Chiplet高性能处理器的设计细节。HN6ednc

比如AMD 二代EPYC架构服务器处理器芯片中基于Chiplet、无源连接基板和有源硅互联芯片的协同设计方法,阐述了其从芯片级到板级到系统级的考虑。HN6ednc

HN6ednc

还有Nvidia的Chiplet多AI加速器MCM集成芯片,进一步讨论了其互联与软件部署算法的系统设计考虑。这种场景下,芯片的设计视角需要跳脱单芯片的局部优化,而走向超大规模算力集成下的软硬件协同优化。HN6ednc

有可能,我们即将来到一个3D封装重新定义单芯片的新格局。HN6ednc

HN6ednc

在这一背景下,大厂们也开始积极布局面向Die-to-Die的互联电路,Wireline session中Samsung、Cadence都有高性能片间互联的新电路设计。但目前为止,还是经典的Serdes的高能效设计,能否有颠覆性技术出现让我们拭目以待。HN6ednc

HN6ednc

其实还有很多ISSCC 的好paper难以穷举,你眼中的后摩尔技术还有什么呢?HN6ednc

 HN6ednc

(本文授权转载自公众号矽说,版权归矽说所有,转载请联系矽说)责编:胡安HN6ednc

 HN6ednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 使用BLDC电机助力机械扫描激光雷达实现360度视场 激光雷达系统的视场 (FOV) 决定了激光雷达能够捕捉到的图像的宽度,因此该视场对于自动驾驶决策算法十分重要。扩大FOV的方法有很多种,其中之一就是利用机械扫描,使用电机帮助实现360度FOV。无刷直流 (BLDC) 电机可以实现此目标,且高效低噪,因此广受欢迎。
  • 如何设计小型USB-C PD和PPS适配器 为了实现先进的USB电源协议,除了反激式控制器外,设计工程师还需要使用专用的USB控制器或微控制器。这两个IC之间还需要低时延通信,确保整个解决方案符合USB协议。
  • 英特尔、AMD、Arm等九大企业宣布UCIe开放标准,推动Chip 英特尔、AMD、Arm 和所有领先的代工厂商齐聚一堂,包括高通、三星、台积电、日月光,以及Google Cloud、Meta、微软,宣布他们正在为小芯片互连制定一个新的开放标准Universal Chiplet Interconnect Express (UCIe),希望以UCIe 1.0规范建立芯片互连、兼容运作,让更多业者能依照此标准打造新款处理器,并且能配合不同微芯片建构差异化设计。
  • 如何使用LTspice仿真来解释电压依赖性影响 问题:如何在电路仿真中考虑多层陶瓷电容器(MLCC)的直流偏置影响?答案:使用LTspice的非线性电容功能和合理的模型。
  • 自耦变压器和风扇 由于我的SPICE版本中并不包括自耦变压器,因此必须设计一个使用两个1:1匝数比变压器的模型...
  • “中国IC设计成就奖”提名产品简介:R5总线隔离收发芯片 R5总线隔离收发芯片是金升阳为通信等领域量身打造的产品,该系列产品的开发攻克了很多行业难题,从R1至R5系列,性能与体积不断优化,已经实现了产品性能及封装工艺的同步提升,在产品体积、成本上的优化技术已经做到了国内领先水平产,极大的节约了客户占板空间,更加契合用户的实际使用场景和产业技术发展趋势。在原来的性能优势上,实现更高效率及更优越的保护性能。R5系列产品的核心技术确实在行业内有独创性,极大推动了通信行业等对体积、成本要求很高的行业发展。
  • “中国IC设计成就奖”提名产品简介:新能源汽车用功率器 比亚迪半导体BF1181是一款电隔离单通道栅级驱动芯片,可兼容并驱动1200V IGBT&SiC功率器件。其互补的输入信号满足5V的信号输入,可直接与微控制器相连。其输出驱动峰值电流高达±8A,满足4500Vus 60s脉冲绝缘要求,适应-40℃~125℃环境运行温度范围。BF1181同时具有优异的动态性能和工作稳定性,并集成了多种功能,如故障报警、源密勒钳位、去饱和保护、主次级欠压保护等,同时集成模拟电平检测功能,可用于实现温度或电压的检测,并提高芯片的通用性,进一步简化系统设计并确保系统更安全,可应用于EV/HEV电源模块、工业电机控制驱动、工业电源、太阳能逆变器等领域。
  • 研发转至FAE(现场应用工程师),是否远离技术了?有前途吗? 前几日,EDN小编在浏览知乎的时候,发现了一个有趣的话题《FAE有什么发展前景吗?》,被浏览次数接近九万次。小编总结了一下题主的提问:FAE是否远离技术了?未来是否有发展前景?
  • “中国IC设计成就奖”提名产品简介:3.8V~40V输入,3.5A SCT243x系列产品:SCT2430,SCT2431,SCT2432,主要针对工业和车载应用中的三种不同需求组合(外置补偿可设置,缓启动时间可设置,频率可设置)所开发的系列产品。目前该系列产品累计出货量超千万片以上,目前客户端回诉的质量DPPM为0ppm。
  • “中国IC设计成就奖”提名产品简介:AC-DC电源管理芯片S SP2738CF是无锡硅动力微电子股份有限公司自主架构的一款性能优异的原边反馈AC/DC控制电路,采用了多项自研技术,已申请并通过了发明专利、实用新型专利技术包括国际PCT专利共9项。产品适用于高功率密度、小体积AC/DC 充电器与适配器,无需光耦和TL431。芯片可以工作在CCM/QR工作模式,可以在十分精简的外围条件下高精度地实现恒流和恒压控制,可以轻松实现6级能效要求。
  • “中国IC设计成就奖”提名产品简介:电量计芯片CW2217B CW2217B是一款用于系统侧的单节锂电池电量计芯片,其通过内部高精度模拟前端(AFE)采集电池的实时电压、电流和温度,结合内置电池模型,可精准计算的电池剩余电量(SOC)。芯片还能记录电池的充放电循环数(Cycle),追踪电池内阻的变化,计算电池的健康程度(SOH),可使用户更了解电池状态,最终提升用户体验。可广泛用于智能手机、平板电脑、智能POS机等移动便携终端,也可用于智能穿戴设备和使用锂电池的IoT设备。
  • “中国IC设计成就奖”提名产品简介:Type-C全接口综合保 传统上,需要采用多个OVP保护芯片与TVS等器件,为Type-C接口提供可靠的保护。维安采用”All-IN-One”的技术方案,在单芯片上实现了4个通道的短路与热插拔,和8个通道的系统级静电综合防护。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了