来自 NTU 和 KIMM 的研究小组报告说，他们的无化学印刷技术与金属辅助化学蚀刻相结合 - 一种用于增强表面对比度的方法使纳米结构可见-产生具有高度均匀和可扩展的纳米线（圆柱形纳米结构）的半导体晶片。与市场上当前的芯片相比，该半导体还表现出更好的性能。此外，制造方法也很快并且导致芯片良率高。

在最新的《自然》（Nature）杂志上，清华大学集成电路学院的任天令教授团队发表了史上最小栅极长度的晶体管的研发成果，该文指出任天令教授团队成功制备了具有垂直结构的超小型MoS2晶体管，首次实现了0.34纳米的有效栅极长度。并概述了他们是如何实现亚1纳米栅长晶体管，并解释了为什么他们认为任何人都很难打破他们的记录。

按照苹果以往的惯例，芯片产品线每 18 个月更新一次，因此根据该时间表，M2 将在今年晚些时候推出。M2 将基于台积电的 4nm 工艺，在性能和功率效率上超过台湾制造商的 5nm 架构。

据EDN电子技术设计报道，美国商务部长在当地时间周二(8日)警告，任何中国公司若无视美国限制向俄罗斯供应芯片和其他技术的制裁，美国将对那些企业采取“毁灭性”的打击措施——切断这些企业生产产品所需的美国设备和软件。

在刚刚结束的苹果春季发布会上，苹果如大家所愿发布了最新的高性能芯片，苹果的做法是采用M1 Max中隐藏的芯片互连模块，通过Ultra Fushion架构把两块芯片像拼拼图一样“合二为一”拼接成“M1‌ Ultra”，而国内企业有同样思路的就是华为海思了。

新型硅光平台现已推出，助力应对当前数据量的迅猛增长，同时显著降低功耗

英特尔、AMD、Arm 和所有领先的代工厂商齐聚一堂，包括高通、三星、台积电、日月光，以及Google Cloud、Meta、微软，宣布他们正在为小芯片互连制定一个新的开放标准Universal Chiplet Interconnect Express (UCIe)，希望以UCIe 1.0规范建立芯片互连、兼容运作，让更多业者能依照此标准打造新款处理器，并且能配合不同微芯片建构差异化设计。

众所周知，华为自研麒麟芯片早已经库存不足，华为新款的终端产品也已开始搭载高通骁龙芯片。但近日，多位数码博主爆料称，华为Mate40E衍生版机型有望在3月初发布（或命名华为Mate40E Pro），搭载麒麟9000L芯片，支持5G网络。其中，麒麟9000L芯片备受关注，最重要的是，该机支持5G网络。

随着芯片集成度越来越高和功能越来越复杂，在芯片开发过程中很容易产生缺陷。为确保芯片中的功能不受到影响，在流片前修复这些缺陷非常重要。本文将介绍如何通过手工修改网表代码或使用Conformal或Formality等工具执行工程设计变更单 (ECO)，来修复RTL固定后发现的缺陷。

双方在芯片异质整合方面的合作研究计划延长五年，目的是着重于加速在混合键合(hybrid bonding)与其他新3D芯片整合技术的材料、设备和制程技术突破。

据EDN电子技术设计了解，光刻机巨头ASML阿斯麦此前在其2021年财报上称，中企东方晶源正在销售可能侵犯阿斯麦知识产权的产品。对此，东方晶源在深夜进行了回应，表示该消息不实，东方晶源拥有自主的知识产权，而且对于不实消息，东方晶源保留追求其法律责任的权利。 但值得一提的是，东方晶源对具体细节未做评述。

韩国科技部周一表示，该国 1 月份半导体出口额为 109 亿美元，较 2021 年同月增长 24%。该部表示，这标志着半导体出口额连续第九个月超过 100 亿美元。其中，存储半导体占 65 亿美元，系统半导体占 38.7 亿美元。

原子层沉积（ALD）工艺被认为是逻辑和存储半导体器件微缩化的重要推动力。

近期，英特尔一项新的专利似乎指明了英特尔前进的方向，即“堆叠叉片式晶体管（stacked forksheet transistors）”技术，以保持摩尔定律前进的动力。值得一提的是，英特尔并不是第一家引用这种制造方法的公司。

2021年，英特尔新任CEO 帕特·基尔辛格(Pat Gelsinger)上任后发布了“IDM2.0”战略，表示将注资200亿美元于美国亚利桑那州的两座芯片厂。就在近日，英特尔首席执行官基尔辛格表示，未来的总投资额可能会增加至 1000 亿美元，共建设 8 座工厂，这将是俄亥俄州有史以来最大的投资，也可能是未来全球最大的芯片制造基地。