华为与中科院方面开发了基于铟镓锌氧 IGZO-FET（由 In、Ga、Zn、O 组成的透明氧化物）材料的 CAA（Channel-All-Around）构型晶体管 3D DRAM 技术。该晶体管具有良好的热稳定性和可靠性，有望成为未来超越1-alpha节点的高性能3D-DRAM的候选产品。

据EDN电子技术设计报道，日前Twitter 用户“ShrimpApplePro”爆料称苹果正在开发“最终”的 M1 芯片变体，它使用 A15 中更强大的内核。郭明錤今天在Twitter 上引用 ShrimpApplePro 的帖子，证实了有关 A16 和“M2”芯片的这些传闻。

据EDN电子技术设计了解，西班牙政府已表示计划到 2027 年在半导体行业投入 122.5 亿欧元（约合 130 亿美元、约 874.65亿元人民币），以支持国内 5nm 以上和以下的芯片制造。

近年来芯片级的微腔光梳由于紧凑的尺寸和低廉的成本极大拓展了其应用范围。然而，大部分基于微腔光梳的系统级应用中，仅有微腔本身为集成器件，其余的组成部分均未实现集成，在成本、尺寸和功耗上极大地削弱了微腔光梳芯片化带来的优势。日前，北京大学团队攻克了这一世界性难题。

关于薪酬的话题一直是各行各业关注的焦点之一。员工与高管薪资差距甚高是各行各业的“通病”，而这种现象终于引起了半导体行业工程师们的不满。近期谷歌、微软、亚马逊相继宣布涨薪以留住人才，而在国内半导体行业，则面临的是年薪百万招不到人的尴尬现象。

上月底，英特尔宣布他们的第 14 代 Meteor Lake CPU 已实现开机，计划于 2023 年发布。在近日举行的英特尔 Vision 2022 大会上，该公司首次近距离展示其 14 代 Meteor Lake CPU，这款芯片采用两种封装方式，分为“标准”和“高密度”，利用英特尔和台积电制造的核心 IP。

EDN电子技术设计引援路透社报道，德国经济部长罗伯特·哈贝克(Robert Habeck)表示，德国政府有望提供140亿（约148亿美元）的财政支持来吸引芯片制造商。

近日，华为又公开了2项芯片相关的发明专利。“一种多芯片堆叠封装及制作方法”和“芯片堆叠封装结构及其封装方法、电子设备”，申请公布号分别为CN114450785A和CN114450786A。EDN电子技术设计小编注意到，本次公开的两项专利与4月5日公开专利申请时间均为2019年，但华为并非2019年才开始布局该技术。

根据 The Information的一份报告，Meta 计划在 2024 年之前发布四款新的 VR 头显，同时，Meta也在积极研发专门用于AI处理的定制加速器芯片，近日外媒报道了该芯片的相关性能。

三星的 UFS 4.0 闪存采用了三星第7代V-NAND技术以及自研主控，顺序读取速度最高可以达到4200MB/s。对比之下，UFS3.0的顺序读取速度一般不超过2100MB/s，可以说性能几乎翻倍。

如果说Wire bonding（引线键合）和Flip-Chip（倒装焊）的Bumping（凸点）提供了芯片对外部的电互连，RDL(再布线)提供了芯片内部水平方向的电互连，那么TSV（穿过硅基板的垂直电互连）则提供了硅片内部垂直方向的电互连。 作为唯一的垂直电互连技术，TSV是半导体先进封装最核心的技术之一。

作为全球最大的半导体代工厂，台积电占据着全球63%的半导体代工市场份额。台积电的发展壮大让日本和美国倍感压力。据《日经亚洲评论》报道称，日本和美国已同意密切合作，推进 2nm 半导体工艺开发和量产。

早在 3 月，有传言称 Apple 选择使用 TSMC 的 CoWoS-S（带有硅中介层的晶圆上芯片）基于 2.5D 中介层的封装，这几乎是许多公司使用的经过验证的技术。但目前网友的猜测被否定了。据半导体封装工程专业人士 Tom Wassick 在twitter分享的一张幻灯片显示，苹果这次选用了 InFO_LI 封装方案。

日前，华为启动了新一轮的“天才少年”招募计划，照片要求为在数学、计算机、物理、材料、芯片、智能制造、化学等相关领域有特别建树并有志成为技术领军人物。华为轮值董事长胡厚崑称是要用世界级的难题，吸引世界级的人才，来共同迎接挑战，推动科学和技术上的进步。

AMD似乎不仅在其CPU和GPU上走小芯片路线，而且现在也在为其下一代AM5主板的芯片组采用了基于小芯片的设计。