广告

挤完牙膏的英特尔要放大招?自称10nm工艺秒杀同行

2017-01-04 网络整理 阅读:
英特尔高级院士Mark Bohr表示,英特尔10nm工艺的晶体管密度不但会超过现在的英特尔14nm,还会优于其他公司的10nm,也就是集成度比他们更高,栅极间距将从14nm工艺的70nm缩小到54nm……

台积电、GlobalFoundries(AMD)、三星等都在积极筹划7nm,但英特尔的10nm制程却迟迟没有消息透露,因此网友再次吐槽其“挤牙膏”。对此,英特尔高级院士Mark Bohr在最新一期的半导体行业权威刊物《IEEE Spectrum》上撰文,畅谈了自家10nm工艺,尤其是在技术、成本方面的巨大优势。Mqyednc

英特尔高级院士Mark Bohr表示,英特尔10nm工艺的晶体管密度不但会超过现在的英特尔14nm,还会优于其他公司的10nm,也就是集成度比他们更高,栅极间距将从14nm工艺的70nm缩小到54nm,逻辑单元则缩小46%,这比以往任何一代工艺进化都更激进。Mqyednc

“本代工艺和相关产品要传达的一个重要信息,就是希望能够打消行业对于摩尔定律将死的忧虑。”和每一代新工艺一样,10nm也能提高晶体管的运行速度,或者降低能耗,但更重要的显然是后者。Mqyednc

Mark Bohr表示:“这些新工艺的首要目标确实是降低能耗,或者说提高能效,只有这样才能在服务器芯片内加入更多核心,或者在GPU内加入更多执行单元,然后才是降低晶体管成本。”Mqyednc

对于行业正在想着7你们转化的问题。Mark Bohr对此表示,如果从10nm过渡到7nm会花更长时间,那么最重要的就是想方设法增强已有技术,每年带来新产品。这似乎意味着,在未来至少五年左右的时间里,英特尔仍会坚持当前的产品研发和发布策略。Mqyednc

据早前爆料称,英特尔正计划在2019年正式退役老旧的x86架构设计,而Tiger Lake将是最后一代产品。而且需要注意的是,英特尔的新架构不会向后兼容,与当前酷睿架构迭代升级却仍持续兼容的做法完全不同。Mqyednc

按照英特尔早前路线图显示,Coffee Lake将在2018年上市,将采用10nm制程工艺。2019年是10nm的Icelake,2020年是10nm的Tiger Lake。Mqyednc

20160630000123Mqyednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • IC制造生命周期关键阶段之安全性入门 本文包括两部分,我们主要探讨芯片供应商和OEM之间的相互关系,以及他们为何必须携手合作以完成各个制造阶段的漏洞保护。第一部分指出了IC制造生命周期每个阶段中存在的威胁,并说明了如何解决这些威胁。第二部分着重说明了OEM所特有的安全风险,并指出了最终产品制造商和芯片供应商如何承担各自的责任。
  • 俄罗斯首款国产笔记本电脑搭载自主研发“Baikal-M”处 Promobit公司董事Maxim Kposov在接受采访时表示,这款笔记本电脑主要面向企业市场和国家参与的公司。
  • 三星公布下一代UFS 4.0闪存,带宽是UFS 3.1标准的2倍 三星的 UFS 4.0 闪存采用了三星第7代V-NAND技术以及自研主控,顺序读取速度最高可以达到4200MB/s。对比之下,UFS3.0的顺序读取速度一般不超过2100MB/s,可以说性能几乎翻倍。
  • 苹果M1 Ultra封装方法确定,台积电的“InFO_LI” 早在 3 月,有传言称 Apple 选择使用 TSMC 的 CoWoS-S(带有硅中介层的晶圆上芯片)基于 2.5D 中介层的封装,这几乎是许多公司使用的经过验证的技术。但目前网友的猜测被否定了。据半导体封装工程专业人士 Tom Wassick 在twitter分享的一张幻灯片显示,苹果这次选用了 InFO_LI 封装方案。
  • 系统级封装出现故障——凶手会是谁? IC Repackage移植技术,可从SiP、MCM等多芯片或模块封装体中,将欲受测之裸片,无损伤的移植至独立的封装测试体,避开其他组件的干扰,进行后续各项电性测试,快速找到IC故障的元凶是谁。
  • 运用扩展DTCO框架评估半导体工艺环境足迹 比利时研究机构imec开发了一种解决方案,透过扩展其设计—技术协同优化(DTCO)框架,可以估算当前和未来逻辑CMOS工艺技术的能耗、用水量和温室气体排放量。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告
    向右滑动:上一篇 向左滑动:下一篇 我知道了