向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

UltraSoC推出业界首款支持RISC-V的处理器跟踪技术

时间:2017-07-04 阅读:
处理器跟踪功能支持软件开发人员去详细地、一条指令接着一条指令地查看程序,因而成为了软件开发人员的一项关键且必需的功能。

领先的嵌入式分析技术开发商UltraSoC日前宣布:公司已经开发出处理器跟踪技术,可支持基于开源RISC-V架构的产品。UltraSoC公司已经为处理器跟踪技术开发了一套规范,将提供给RISC-V基金会(RISC-V Foundation)作为整个开源规范的一部分。此外,UltraSoC如今成为了首家可提供此项功能的生态系统参与者。

5家内核(core)供应商也已经宣布他们支持新的跟踪规范,使该规范成为软件开发人员的一项关键功能,而不必担心其使用的是何种处理器;该规范的交付是RISC-V生态系统的发展过程中,向前迈出的重要一步。

RISC-V是一种开源指令集架构,最初由UC Berkeley开发,但现在正得到更广泛的采用。UltraSoC是RISC-V基金会的成员,积极地推动着其周边开发生态系统的成长。处理器跟踪功能支持软件开发人员去详细地、一条指令接着一条指令地查看程序,因而成为了软件开发人员的一项关键且必需的功能。

“RISC-V是一种非常好的架构:但是仅有一个架构是不够的,”UltraSoC首席执行官Rupert Baines说道。“客户需要一个可以让设计人员进行控制且驱动创新的一整套生态系统。UltraSoC旨在借助自己面向调试和开发的知识产权(IP)产品,在其中发挥重要作用,而支持RISC-V的处理器跟踪技术是该项工作中的一种重要支撑力量。”

UltraSoC正与包括晶心科技(Andes Technology)、Codasip、Roa Logic、SiFive和Syntacore等主要RISC-V内核供应商合作,打算在2017年晚些时候向RISC-V基金会递交一份有关处理器跟踪格式的提议,以作为开源标准实现的基础。

晶心科技首席技术官兼研发高级副总裁Charlie Hong-Men Su博士评论道:“我们的AndeStar™ V5架构是一种RISC-V的超集,它引发了客户的浓厚兴趣,这是因为在丰富的产品解决方案和服务、以及日益成长的RISC-V生态系统的支持下,晶心科技实现了20亿单位出货量的业绩记录。晶心科技欢迎RISC-V生态系统的持续强化,例如UltraSoC这次发布的重要的商用处理器跟踪功能。”

Codasip首席执行官Karel Masarik代表该公司说道:“随着我们更多的客户采用RISC-V,围绕着部署和调试必然产生了对丰富且标准化生态系统的需求。让这些生态系统就位,对于确保RISC-V成为所有开发团队的首选是至关重要的。我们非常高兴将提议的跟踪标准集成到我们已被广泛采用的Codix-Bk RISC-V处理器IP和工具中。”

Roa Logic总经理Richard Herveille补充道:“从调试这个出发点来看,处理器跟踪技术是RISC-V生态系统中真正缺失的部分,UltraSoC起到了很棒的带头作用。作为RISC-V基金会的创始成员之一,我们很高兴看到这次RISC-V生态系统的重要强化。”

“作为RISC-V ISA的最初发明者,我们SiFive一直乐于看到RISC-V生态系统的快速成长,”SiFive产品和业务拓展副总裁Jack Kang说道。“我们使SiFiveCoreplex IP的采用模式变得简单而直接,包括我们的‘学习-评估-购买’这一购买流程也是如此,而UltraSoC推出的商用处理器跟踪支持技术,将使RISC-V的采用更加容易。”

Syntacore首席执行官Alexander Redkin说道:“我们很开心能与UltraSoC紧密合作来强化RISC-V生态系统。我们相信一个强大的、成熟的调试基础架构对于RISC-V的成功是关键且必要的;商业级RISC-V处理器跟踪技术的出现意味着向前迈出了一大步,我们很高兴为自己的SCRx内核系列产品增加这项极受欢迎的功能。”

UltraSoC上个月出席了由NVIDIA和上海交通大学(SJTU)在中国上海共同主办的RISC-V基金会研讨会。如希望获得会议记录,请访问:riscv.org

UltraSoC的半导体知识产权(SIP)可以简化开发,并为系统级芯片(SoC)设计人员提供有价值的嵌入式分析功能。据SemiCo Research估算,芯片制造商通过在其开发流程中使用UltraSoC的技术,可使众多项目的盈利能力翻倍,而开发成本则可削减四分之一。UltraSoC公司拥有十几家备受瞩目的授权客户,包括海思(华为)、Imagination Technologies、Movidius(现在属于英特尔)和美高森美(Microsemi)。UltraSoC的合作伙伴包括晶心科技、ARM、Baysand、Cadence/Tensilica、CEVA、Codasip、Lauterbach、MIPS、Roa Logic、Syntacore和Teledyne LeCroy。

UltraSoC的RISC-V处理器跟踪功能实现方案将在2017年第四季度推出。

20160630000123

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 利用RISC-V创建自定义处理器 RISC-V架构的一个关键特性是CPU开发人员可以根据需求调整RISC-V功能,而无需牺牲为基本标准所创建的工具与库的适用性。这种适用性的关键在于要了解RISC-V模块化指令集架构。
  • RISC-V与ARM架构相比有何优势和劣势? RISC-V正在成为硅谷、中国乃至全球IC设计圈的热门话题,有人将之比作“半导体行业的Linux”。那么,RISC-V是什么?它与ARM架构相比有何优势和劣势?EDN记者就RISC-V的一系列问题对中国大陆本土唯一专注于RISC-V处理器内核开发的芯来科技(Nuclei System Technology Co., Ltd.)公司创始人胡振波进行了采访。
  • RISC-V真的是中国芯片实现自主、可控、创新和繁荣的希 RISC-V正在成为硅谷、中国乃至全球IC设计圈的热门话题,有人将之比作“半导体行业的Linux”。对多年来一直寻求突破的中国芯片产业来说,RISC-V能否成为我们实现自主、可控、创新和繁荣的新希望?
  • RISC-V基金会成立安全常设委员会 RISC-V基金会本月宣布成立安全常设委员会,开启学术界、产业界、公共机构协作部署免费和开放的RISC-V指令集 (ISA) ,以解决长期存在的计算机硬件问题。
  • ARM和RISC-V公然开撕,五个质疑是否有效? 或许是因为“科技巨头欲转向开源架构 RISC-V”这种趋势让 ARM 感受到了压力,ARM 在6月底建立一个域名为 riscv-basics.com 的网站,里面的内容主题为“设计系统芯片之前需要考虑的五件事”,从成本、生态系统、碎片化风险、安全性和设计保证上对 RISC-V 进行攻击。
  • 面向边缘应用的新一代神经网络 将AI优势扩展至网络边缘同时具有挑战与机会。本文讲述了通过FPGA和RISC-V处理器为设备建构AI功能,取代以云端为基础的资源,能够大幅降低功耗,同时缩短反应时间。同时,本地数据储存和处理不仅提高安全性,更节省宝贵的带宽。通过将AI整合至组件中,即使在网络关闭以节省功耗的情况下,设计工程师也能实现实时工作的智能功能。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告