广告

处理器漏电?“元凶”竟是一颗LED!

时间:2018-04-20 作者:Abhinay Patil/亚德诺(ADI)现场应用工程师 阅读:
为什么我的处理器功耗大于产品数据手册所提供的值?本文作者以自身遭遇到的经验,分析处理器功耗超出产品数据手册宣称值的原因,并提供的解决之道。

为什么我的处理器功耗大于产品数据手册所提供的值?

笔者的回答是:在我的某一篇文章中,曾经谈到了一个功耗过小的组件——是的,的确会有这种情况——它带来麻烦的事情,但这种情况很罕见。我处理的更常见情况,是客户抱怨组件功耗大于产品数据手册所宣称的值。

记得有一次,客户拿着处理器电路板走进我的办公室,说它的功耗太大,耗尽了电池电量。由于我们曾骄傲地宣称该处理器属于超低功耗组件,因此举证责任在我们这边。我准备按照惯例,一个一个地切断电路板上不同组件的电源,直至找到真正肇事者,这时我想起不久之前的一个类似案例,那个案例的「元凶」是一颗独自挂在供电轨和接地端之间的LED,没有限流电阻与之为伍。LED最终失效是因为过电流,还是纯粹因为它觉得无聊了,我不能完全肯定,不过这是题外话,我们暂且不谈。

从经验出发,我做的第一件事是检查电路板上有无闪闪发光的LED。但遗憾的是,这次没有类似的、显示问题的希望曙光。另外,我发现处理器是板上的唯一组件,没有其他组件可以让我归咎责任。客户接下来抛出的一条信息让我的心情更加低落:透过实验室测试,他发现功耗和电池寿命处于预期水平,但把系统部署到现场之后,电池电量快速耗尽。此类问题是最难解决的问题,因为这些问题非常难以再重现「第一案发现场」。而这就为数字世界的问题增加了「模拟」性的无法预测性和挑战,而数字世界通常只是可预测的、简单的1和0的世界。

在最简单的意义上,处理器功耗主要有两方面:核心和I/O。当涉及到抑制核心功耗时,我会检查诸如以下的事情:PLL配置/频率速度、核心供电轨、核心的运算量。有多种办法可以使核心功耗降低,例如:降低核心频率速度,或执行某些指令,以迫使核心停止运行或进入睡眠/休眠状态。如果怀疑I/O吞噬了所有功耗,我会关注I/O电源、I/O开关频率及其驱动的负载。

我能探究的只有这两个方面。而其结果是,问题与核心方面没有任何关系,因此必然与I/O有关。这时,客户表示他使用该处理器纯粹是为了运算,I/O活动极少。事实上,组件上的大部分可用I/O接口都没有得到使用。

「等等!有些I/O没有使用。你的意思是这些I/O 接脚「未使用」。你是如何连接它们的?」

「理所当然,我没有把它们连接到任何地方!」

「原来如此!」

这是一个令人狂喜的时刻,我终于找到了问题所在。虽然没有沿路尖叫,但我着实花了一会工夫才按捺住兴奋之情,然后坐下来向他解释。

典型CMOS数字输入类似下图:

006ednc20180420
图1 典型CMOS输入电路(左)和CMOS位准逻辑(右)。

当以推荐的高(1)或低(0)位准驱动该输入时,PMOS和NMOS FET一次导通一个,绝不会同时导通。输入驱动电压有一个不确定区,称为「门坎区域」,其中PMOS和NMOS可能同时部分导通,从而在供电轨和地之间产生一个泄漏路径。当输入浮空并遇到杂散噪声时,可能会发生这种情况。这既解释了客户电路板上功耗很高的事实,又解释了高功耗为什么随机发生。

007ednc20180420
图2 PMOS和NMOS均部分导通,在电源和地之间产生一个泄漏路径。

某些情况下,这可能引起「闩锁」之类的状况,即组件持续汲取过大电流,最终烧毁。可以说,这个问题较容易发现和解决,因为眼前的组件正在「冒烟」,证据确凿。客户报告的问题则更难对付,因为当您在实验室的凉爽环境下进行测试时,它还没什么问题,但送到现场时,就会引起很大麻烦。

现在我们知道了问题的根源,显而易见的,其解决办法是将所有未使用输入驱动到有效逻辑位准(高或低)。然而,有一些细微事项需要注意。再看几个CMOS输入处理不当引起麻烦的情形,需要扩大范围,不仅考虑彻底断开/浮空的输入,而且要考虑似乎连接到适当逻辑位准的输入。

如果只是透过电阻将接脚连接到供电轨或接地端,应注意所用上拉或下拉电阻的大小。它与接脚的拉/灌电流一起,可能使接脚的实际电压偏移到非期望位准。换言之,需要确保上拉或下拉电阻足够强。

如果选择以主动方式驱动接脚,务必确保驱动强度对所用的CMOS负载够好。若非如此,电路周围的噪声可能强到足以超过驱动讯号,迫使接脚进入非预期的状态。

现在让我们来研究几种情形。

在实验室正常工作的处理器,在现场可能莫名重启,因为噪声耦合到没有足够强上拉电阻的复位(RESET)线中。

008ednc20180420
图3 噪声耦合到带弱上拉电阻的RESET接脚中,可能引起处理器重启。

请想象CMOS输入属于一个闸极驱动器的情况,该闸极驱动器控制一个高功率MOSFET/IGBT,后者在应当断开的时候意外导通!简直糟糕透了。

009ednc20180420
图4 噪声过驱一个弱驱动的CMOS输入闸极驱动器,引起高压总线短路。

另一种相关但不那么明显的问题情形,是当驱动讯号的上升/下降非常慢时。这种情况下,输入可能会在中间位准停留一定的时间,进而引起各种问题。

010ednc20180420
图5 CMOS输入的上升/下降很慢,导致过渡期间暂时短路。

我们已经在一般意义上讨论了CMOS输入可能发生的一些问题,值得注意的是,就设计而言,有些组件比其他组件更擅长处理这些问题。例如,采用施密特触发器(Schmitt trigger)输入的组件能够更良好地处理具有高噪声或慢边缘的讯号。

一些最新处理器也注意到这种问题,并在设计中采取了特殊预防措施,或发布了明确的指南,以确保运行顺利。例如,ADSP-SC58x/ADSP-2158x产品数据手册便清楚说明了有些接脚具有内部端接电阻或其他逻辑电路,以确保这些针脚不会浮空。

最后,正如大家常说的,正确完成所有收尾工作很重要,尤其是CMOS数字输入。

(原文发表于ASPENCORE旗下EDNTaiwan)

20160630000123

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 柔性芯片能否完全替代传统刚性芯片? 随着“柔性屏”、“折叠屏”等技术已经投入应用并被许多人熟知,“柔性芯片”对大家来说还是一个比较陌生的概念。柔性芯片所指何物?相比于传统的刚性芯片有什么特征?在国内外的发展状况如何以及面临什么样的技术难点?本文对这些问题进行了深入调查。
  • AMD 16核锐龙芯片制造成本分析,不到300块人民币? 日前有爆料称7nm全光罩流片一次就要3亿元人民币,这还不算IP授权的费用。那么对AMD来说,上7nm工艺的成本代价到底有多大呢?这个问题最近有很多爆料,各方的结论也不一样,现在来看另一个比较细致的芯片成本分析……
  • 英特尔发布AI芯片系统,比传统CPU快1000倍 英特尔发布了“ Pohoiki Beach ”神经拟态系统,该系统主要由64 颗 Loihi 神经拟态芯片构成,集成了 1320 亿个晶体管,总面积 3840 平方毫米,可处理深度学习任务,速度比CPU快1000倍,效率高10000倍,耗电量小100倍。
  • 中科院大学为何要在“录取通知书”上嵌入的国产CPU? 中国科学院大学在给本科生录取通知书中,嵌入了一枚“龙芯三号”实物芯片,这让很多立志于国产自主芯片研发生产有志青年感觉很“燃”,不过却引起了部分网友的争议,他们质疑道:龙芯是不是买摩托罗拉芯片造假的那个?对此,中国科学院官方微博进行了回应:明确告诉你,龙芯不是汉芯!
  • 中国科研团队发布两款柔性芯片,厚度小于25微米 浙江省柔性电子与智能技术全球研究中心研发团队发布了两款经减薄后厚度小于25微米的柔性芯片,其厚度不到人体头发丝直径的1/4。
  • 工业4.0的“智”动化解决方案涉及微处理器、多协议无 7月11日,由全球最大电子科技媒体集团ASPENCORE旗下《电子工程专辑》、《电子技术设计》和《国际电子商情》主办的2019“智”动化和工业4.0论坛在深圳科技园举行,来自美国、香港、台湾和大陆的八家领先企业的技术专家与来自智能制造和工业自动化领域的专业人士进行了面对面的互动交流。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告