向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

从DDR4过渡DDR5 DIMM缓冲芯片组

时间:2019-01-29 作者:Doug Daniels 阅读:
服务器和系统设计人员正摩拳擦掌地为其新一代设计做准备,即将从DDR4过渡到DDR5服务器双列直插内存模块(DIMM)缓冲芯片组。其中最重要的考虑涉及一些重大的规格变化。预计设计人员将专注于推动服务器设计进展的六项重大转变。

DDR的一些关键变化带来了新的设计挑战。然而,聪明的设计人员将利用这一过渡时期预先确定理想的解决方案......

111.jpg

服务器和系统设计人员正摩拳擦掌地为其新一代设计做准备,即将从DDR4过渡到DDR5服务器双列直插内存模块(DIMM)缓冲芯片组。其中最重要的考虑涉及一些重大的规格变化。预计设计人员将专注于推动服务器设计进展的六项重大转变(见表1)。

112.jpg

表1:DDR5的主要变化(来源:Rambus)

这些变革包括数据与时钟速率、VDD(即器件内部工作电压)、电源架构、信道架构、突发长度以及改善对于更高容量DRAM的支持。这些新的变化也带来了特殊的设计考虑。

主要的变化

DDR4缓冲芯片的最高数据速率为3,200兆次传输每秒(MT/s),时钟速率为1.6GHz。DDR5则从低端的3,200MT/s速度开始,并迅速达到6400MT/s的数据速率和3.2GHz的时钟速率,甚至还在讨论超越此规格的更快传输速度。因此,速度显著提高,随之而来的就是设计挑战。

VDD或工作电压是服务器和系统设计人员将会面对的第二项重大变化。在此,DRAM和缓冲芯片寄存时钟驱动器(RCD)将从1.2V降低到1.1V。这将有助于节省功耗。然而,它也会对DIMM的设计带来一些挑战。

因为VDD较低,所以还必须关注于抗噪声能力以及VDD噪声。信号容限将会变得更小,因为您现在使用的是1.1V供电而非1.2V;因此,您必须具有良好的DIMM设计以及辨识信号噪声的能力。

电源架构是第三项主要的变化。在DIMM上面将配置一个12V的电源管理IC(PMIC),能够更有效地控制系统的电源负载。将PMIC供电电压降至1.1V,也有助于提高信号完整性以及发现噪声,因为您可以在DIMM更有效地控制电源。

新的DIMM通道架构可能是DDR5的主要功能之一,这就是第四项主要变化。DDR4缓冲芯片DIMM具有72位总线,由64个数据位和8个ECC字节成。DDR5的每个DIMM都将会有2个通道,但每个都是32位加上8个ECC位,成为2个40位的信道,这和DDR4支持1个72位信道的设计也不相同。

但这将有助于高效率。它还使得DIMM设计更加对称,因为来自每通道的DIMM左侧和右侧共享RCD。现在,服务器和系统设计人员在RCD每一侧的每个通道上都有5个8位信道。因此,现在有了2个DIMM通道但只有一个RCD,而且一共有两组输出,分别位于A侧和B侧。

这种新的信道架构添加了其他功能以提升性能。在DDR4中,DIMM的每一侧都有 2个来自RCD的输出时钟;而在DDR5,每一侧都将会有4个输出时钟。这为每个通道提供了一个独立的时钟,有助于提高时钟信号的信号完整性。

第五个主要变化是突发长度。DDR4的突发长度为8,突发突变长度为4。至于DDR5,其突发长度和突发突变都将再进一步扩展以增加突发有效载荷,即使使用更窄的信道(32位vs 64位)。因为每个DIMM将会有2个通道具有相同或更大的突发有效负载,因而将提高内存效率。

DDR5的第六个变化在于改善对更高容量DRAM的支持。使用DDR5缓冲芯片DIMM,服务器或系统设计人员可以在单芯片封装中使用高达32Gb的DRAM。 DDR4目前在单芯片封装中的最大输出功率为16Gb。DDR5将可支持片上ECC、误差透明模式、封装后修复以及读写CRC模式等功能,以支持更高容量的DRAM。

需要考虑的要点

这些新的变化带来了因应DDR5更高时钟速度的一些设计考虑,因而也引发了新一轮的信号完整性挑战。您需要确保主板和DIMM能够因应更高的信号速度。此外,在执行系统级仿真时,还必须确定能够确保在所有DRAM位置的信号完整性。

好消息是DDR5缓冲芯片改善了从主机内存控制器发送命令和地址信号到DIMM的信号完整性。如图1所示,发送到2个信道中每个信道的命令地址(CA)总线都转到RCD,然后扇出到DIMM的两侧。RCD有效地减少了主机内存控制器的CA总线负载。

113.jpg

图1:2个信道中每信道的CA总线转到RCD,然后扇出到DIMM的两侧(来源:Rambus)

针对DDR4设计,由于较少注意低速CA总线,使其主要的信号完整性挑战在于双数据速率DQ总线。至于DDR5设计,即使CA总线也需要特别注意信号完整性。在DDR4,考虑使用决策反馈等化(DFE)作用来改善DQ数据信道。但对于DDR5,RCD的CA总线接收器也需要DFE选项,以确保良好的信号接收。

主板上的电力传输网络(PDN)则是另一项考虑因素,它包括带有PMIC的DIMM。考虑到更高的时钟和数据速率,您必须确定PDN能够以更高速度处理执行负载、具有良好的信号完整性,而且能为DIMM提供理想的电源。

从主板到DIMM的DIMM连接器还必须能够处理新的时钟和数据速率。对于系统设计人员而言,在印制电路板(PCB)周围的更高时钟速度和数据速率,更加重视电磁干扰和兼容性(EMI和EMC)的系统设计。随着速度提高致使布局更具挑战性,您必须确定可以设计最终能通过标准要求。

结论

聪明的服务器和系统设计人员将在此过渡时期仔细分析DDR5服务器DIMM缓冲芯片组所带来的设计变化。相较于DDR4,这些变化和挑战的最前线就是更高的速度。高速主板和DIMM可能需要采用新材料。此外,还必须考虑到电源层布线,以进一步改善EMI和EMC特性。

再者,随着CA总线的速度提高,您还必须确定缓冲芯片(DIMM上的RCD)支持适当的DFE功能,确保以这些速率处理CA总线而不至于出错,并使系统正常运作。

编译:Susan Hong

(参考原文:Transitioning from DDR4 to DDR5 DIMM Buffer Chipsets,by Doug Daniels)

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 2019年数据中心电源解决方案 数据中心内的系统必须要防止受到破坏,停机会造成金钱损失及客户投诉。运营商会采用不间断电源系统及配电单元来安全可靠地向敏感设备供电。备有后备电源的中小企业和住宅楼也有可能采用负载管理方案。通常每机架功耗超过10kW,因此在机架内不太容易实现电源保护。业内即将采用EoR UPS系统。
  • 112G PAM4在云数据中心兴起 我们需要更多的数据,而且希望更快。在即将来临的5G时代,NRZ编码对于我们来说还不够快,而NRZ型编码也不能满足这些需求。当然,在56GHz和短距离铜链路上,NRZ(称为PAM2)仍然合适并且有用。但在其他场合,特别是在56Gbps和112Gbps,PAM4的四电平脉冲幅度调制将具有绝对优势!
  • 比特币挖矿耗干数据中心电力 在虚拟货币领域,创建一枚新的比特币需要从数据/服务器机架的电源中消耗大量电力——这些机架上布满了高耗电的将电能转化成“金钱”的处理器。
  • 混合模块开启下一场芯片封装革命 计算机主要器件的封装几十年来相对稳定,但现在正经历一场革命。例如,在内存和CPU之间已经达到散热和带宽极限的情况下,业界正在寻求新的方案来提高性能并降低功耗。
  • 2018 EDN Hot 100产品:先进技术及工具 在2018 EDN Hot 100产品中,“先进技术及工具”部分包括用于AI、机器学习和娱乐的产品,以及用于教育、无线充电等的工具。
  • 打造16核2GHz处理器的心路历程 当开发出8核2GHz处理器,且正开始进行初代芯片的取样,但客户一如往常提出更多的要求。那时我们讨论的话题围绕着:「该增加多少?真的需要吗?如果市场确实需要更多,该升级的是什么?」接下来该怎么做?我们必须找出市场和我们产品组合中缺少的部分,更重要的是,想满足什么样的新兴应用和使用案例?
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告