广告

英特尔实现PowerVia芯片背面供电,或在2nm制程落地

2023-06-06 16:46:33 综合报道 阅读:
背面供电技术将信号走线、供电走线分离,后者转移到晶圆背面,可以分别单独优化,带来更高性能、更低成本,不过也面临良品率、可靠性、散热、调试等各方面的挑战。  

日前,据英特尔方面消息,其在代号为“Blue Sky Creek”产品级测试芯片上实现了背面供电技术,以满足迈向下一个计算时代的性能需求,英特尔将在6月11日至16日于日本京都举行的VLSI研讨会上通过两篇论文展示相关研究成果。hnuednc

随着制程节点往前推进,传统的正面供电技术面临着诸多挑战,因为信号走线、供电走线都位于晶圆的正面,需要共享甚至争夺每一个金属层的资源,必须竭力扩大金属层引脚间距,进而增加成本和复杂度,这也使得业界开始探索把供电网络转移到背面的可能性。背面供电技术将信号走线、供电走线分离,后者转移到晶圆背面,可以分别单独优化,带来更高性能、更低成本,不过也面临良品率、可靠性、散热、调试等各方面的挑战。  hnuednc

hnuednc

据悉,Intel 20A和Intel 18A制程节点将同时采用PowerVia背面供电技术和RibbonFET全环绕栅极技术。为了应对以上的挑战并加速研发,英特尔选择了PowerVia和RibbonFET两项技术分开研发的方式,率先推进的就是PowerVia。通过测试,PowerVia技术显著提高了芯片的使用效率,大部分区域的标准单元利用率都超过90%,同时晶体管体积大大缩小,单元密度大大增加,并且PowerVia在测试中达到了相当高的良率和可靠性指标,证明了这一技术的预期价值。测试还显示,PowerVia将平台电压降低了30%,并带来了6%的频率增益。hnuednc

hnuednc

除此之外,英特尔开发了散热技术,以避免过热问题的出现,同时,调试团队也开发了新技术,确保这种新的晶体管设计结构在调试中出现的各种问题都能得到适当解决。PowerVia测试芯片展示出了良好的散热特性,符合逻辑微缩预期将实现的更高功率密度。hnuednc

英特尔技术开发副总裁Ben Sell表示:“英特尔正在积极推进‘四年五个制程节点’计划,并致力于在2030年实现在单个封装中集成一万亿个晶体管,PowerVia对这两大目标而言都是重要里程碑。通过采用已试验性生产的制程节点及其测试芯片,英特尔降低了将背面供电用于先进制程节点的风险,将背面供电技术推向市场。”hnuednc

据了解,在接下来将于VLSI研讨会上发表的第三篇论文中,英特尔技术专家Mauro Kobrinsky还将阐述英特尔对PowerVia更先进部署方法的研究成果,如同时在晶圆正面和背面实现信号传输和供电。 hnuednc

责编:Ricardo
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了