正当Nvidia准备在其Blackwell架构GPU上采用HBM3e高密度内存模块时，JEDEC固态技术协会(JEDEC Solid State Technology Association)宣布HBM DRAM标准的下一个版本：HBM4即将完成。HBM3e是现有HBM3内存的增强版，最高速度为9.8Gbps，而HBM4则可能达到两位数的10Gbps以上。
HBM4也是目前HBM3标准的进阶版，进一步提高了数据处理速度，同时保持更高的带宽、更低的功耗以及更大的每个芯片和/或堆栈容量等基本特性。针对生成式人工智能(AI)、高性能计算(HPC)、高端显卡和服务器等需要高效处理大型数据集和复杂计算的应用，HBM4的这些特性和功能至关重要。
首先，相较于HBM3，HBM4每个堆栈的通道数将增加一倍，因此实体占用空间更大。它还具有不同的配置，需要各种中介层来适应不同的占用空间。接下来，它还将指定24-Gb和32-Gb层，并提供搭配4层、8层、12层和16层硅穿孔(TSV)堆栈等不同配置的选项。
堆栈层数越来越多，复杂度也随之增加。据报导，JEDEC已为此放宽了内存配置，将12层和16层HBM4的封装厚度减少到了775µm。不过，美光(Micron)、SK海力士(SK Hynix)和三星(Samsung)等HBM制造商准备使用混合键合技术，而HBM4设计委员会却认为混合键合技术会造成价格增加，这反过来将使搭载HBM4的AI处理器更加昂贵。
混合键合技术让内存芯片设计人员能够更紧凑地添加更多堆栈，而无需使用TSV——使用填充凸块来连接多个堆栈。不过，由于HBM4的厚度放宽限制到了775µm，使用或升级现有键合技术即可，可能就不需要使用混合键合了。
至于兼容性方面，新规范将确保单个控制器在需要时可以同时使用HBM3和HBM4。HBM4规格的设计人员还就最高6.4Gbps的速度等级达成了初步协议，并正在讨论更高的频率。
(原文刊登于EDN美国版，参考链接：How will HBM4 impact the AI-centric memory landscape?，由Susan Hong编译)
最前沿的电子设计资讯
